JPH0883243A - データ転送方法及びｉスクウエアｃバスシステム - Google Patents
データ転送方法及びｉスクウエアｃバスシステムInfo
- Publication number
- JPH0883243A JPH0883243A JP22024394A JP22024394A JPH0883243A JP H0883243 A JPH0883243 A JP H0883243A JP 22024394 A JP22024394 A JP 22024394A JP 22024394 A JP22024394 A JP 22024394A JP H0883243 A JPH0883243 A JP H0883243A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- data
- slave
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 マスターＩＣとスレーブＩＣ間のデータ転送
を規定時間内に常に実行すること。 【構成】 マスターＩＣ１はスレーブＩＣ２がクロック
伝送路２０を待機状態にした場合に、他のスレーブＩＣ
との間のデータ転送が間に合わない場合、待機状態検出
／スイッチ制御回路１０を起動してからスレーブＩＣ２
へのデータ転送を開始する。その結果、スレーブＩＣ２
がクロック伝送路２０を待機状態にすると、これを待機
状態検出／スイッチ制御回路１０が検出して、切替スイ
ッチ回路９を開路して、スレーブＩＣ２を伝送路２０、
３０から切り離すことにより前記待機状態を解除する。
その後、マスターＩＣ１は他のスレーブＩＣとの間でデ
ータ転送を行い、これが終了すると、待機状態検出／ス
イッチ制御回路１０をリセットして切替スイッチ回路９
を閉路することにより、スレーブＩＣ２を伝送路２０、
３０に復帰させた後、スレーブＩＣ２とのデータ転送を
再開する。
を規定時間内に常に実行すること。 【構成】 マスターＩＣ１はスレーブＩＣ２がクロック
伝送路２０を待機状態にした場合に、他のスレーブＩＣ
との間のデータ転送が間に合わない場合、待機状態検出
／スイッチ制御回路１０を起動してからスレーブＩＣ２
へのデータ転送を開始する。その結果、スレーブＩＣ２
がクロック伝送路２０を待機状態にすると、これを待機
状態検出／スイッチ制御回路１０が検出して、切替スイ
ッチ回路９を開路して、スレーブＩＣ２を伝送路２０、
３０から切り離すことにより前記待機状態を解除する。
その後、マスターＩＣ１は他のスレーブＩＣとの間でデ
ータ転送を行い、これが終了すると、待機状態検出／ス
イッチ制御回路１０をリセットして切替スイッチ回路９
を閉路することにより、スレーブＩＣ２を伝送路２０、
３０に復帰させた後、スレーブＩＣ２とのデータ転送を
再開する。
Description
【０００１】
【産業上の利用分野】本発明は、マスターＩ（主回路）
とスレーブＩＣ（従属回路）間を双方向性の直列バスラ
インであるクロックラインとデータラインの２本の伝送
路によって接続して構成されるＩ2 Ｃ（Ｉスクウエア
Ｃ）バスシステムに係り、特に前記両ＩＣ間でのデータ
転送方法に関する。
とスレーブＩＣ（従属回路）間を双方向性の直列バスラ
インであるクロックラインとデータラインの２本の伝送
路によって接続して構成されるＩ2 Ｃ（Ｉスクウエア
Ｃ）バスシステムに係り、特に前記両ＩＣ間でのデータ
転送方法に関する。
【０００２】
【従来の技術】従来のＩ2 Ｃバスシステムは、図３に示
すような双方向性の直列バスラインであるクロックライ
ン２００とデータライン３０の２本の伝送路によって、
マスターＩＣ１とスレーブＩＣ２〜６間を接続すること
により構成されている。又、クロックライン２００とデ
ータライン３０はプル・アップ抵抗７、８を介して正の
電源電圧に接続されているため、マスターＩＣ１とスレ
ーブＩＣ２〜６から出力される全てのクロック及びデー
タは各伝送路に対してワイヤードＡＮＤされるように設
定されている。
すような双方向性の直列バスラインであるクロックライ
ン２００とデータライン３０の２本の伝送路によって、
マスターＩＣ１とスレーブＩＣ２〜６間を接続すること
により構成されている。又、クロックライン２００とデ
ータライン３０はプル・アップ抵抗７、８を介して正の
電源電圧に接続されているため、マスターＩＣ１とスレ
ーブＩＣ２〜６から出力される全てのクロック及びデー
タは各伝送路に対してワイヤードＡＮＤされるように設
定されている。
【０００３】Ｉ2 Ｃバスシステムにおいて、データは８
ビット構成の１バイト単位で転送され、それぞれのバイ
トには、最後にアクノレッジが続くように構成されてい
る。従って、受信側のＩＣは、１バイト受信する毎に９
番目のクロックパルスの間にデータラインをプル・ダウ
ンすることにより、常にアクノレッジする規則となって
いる。
ビット構成の１バイト単位で転送され、それぞれのバイ
トには、最後にアクノレッジが続くように構成されてい
る。従って、受信側のＩＣは、１バイト受信する毎に９
番目のクロックパルスの間にデータラインをプル・ダウ
ンすることにより、常にアクノレッジする規則となって
いる。
【０００４】例えば、マスタＩＣが複数個接続されてい
るＩ2 Ｃバスシステムでは、クロックラインのワイヤー
ＡＮＤ特性により最初にプル・ダウンに成功したマスタ
ＩＣのみが前記クロックラインにクロックを出力して、
スレーブＩＣにアクセスできるようになっている。
るＩ2 Ｃバスシステムでは、クロックラインのワイヤー
ＡＮＤ特性により最初にプル・ダウンに成功したマスタ
ＩＣのみが前記クロックラインにクロックを出力して、
スレーブＩＣにアクセスできるようになっている。
【０００５】ここで、Ｉ2 Ｃバスシステムにおけるデー
タ転送を行う際に、マスタＩＣからデータラインに出力
される第１バイトのデータは、７ビットのスレーブアド
レスと１ビットの転送方向ビットから成り、更にこの第
１バイトに１ビットのアクノレッジが続くことになる。
これを図３に示した例について具体的に述べる。
タ転送を行う際に、マスタＩＣからデータラインに出力
される第１バイトのデータは、７ビットのスレーブアド
レスと１ビットの転送方向ビットから成り、更にこの第
１バイトに１ビットのアクノレッジが続くことになる。
これを図３に示した例について具体的に述べる。
【０００６】図３は従来のＩ2 Ｃバスシステムの一例を
示したブロック図である。双方向性直列バスライン上に
１つのマスターＩＣ１と、複数のスレーブＩＣ２〜６が
接続され、すべてのクロック・データ出力は共通のプル
・アップ抵抗７、８を経て正の電源電圧に接続されてい
る。マスタＩＣ１から例えばスレーブＩＣ２を指定する
７ビットのスレーブアドレスと１ビットの転送方向ビッ
トがクロックライン２０上に出力されると、スレーブＩ
Ｃ２〜６はクロックライン２０上のスレーブアドレスを
取り込む。スレーブＩＣ２は自己宛のデータであるた
め、データライン３０をローレベルに落として、受信し
たことを示すアクノレッジをマスタＩＣ１に返す。
示したブロック図である。双方向性直列バスライン上に
１つのマスターＩＣ１と、複数のスレーブＩＣ２〜６が
接続され、すべてのクロック・データ出力は共通のプル
・アップ抵抗７、８を経て正の電源電圧に接続されてい
る。マスタＩＣ１から例えばスレーブＩＣ２を指定する
７ビットのスレーブアドレスと１ビットの転送方向ビッ
トがクロックライン２０上に出力されると、スレーブＩ
Ｃ２〜６はクロックライン２０上のスレーブアドレスを
取り込む。スレーブＩＣ２は自己宛のデータであるた
め、データライン３０をローレベルに落として、受信し
たことを示すアクノレッジをマスタＩＣ１に返す。
【０００７】この時、マスタＩＣ１は前記１バイトのデ
ータを出力した後、受信状態になっており、前記アクノ
レッジを受信すると、先ほど出した１バイトのデータが
宛先のスレーブＩＣによって受信されたと認識し、第２
バイト以降のデータの転送動作に移行する。尚、上記し
た第１バイトを構成する１ビットの転送方向ビットは第
２バイトの情報がマスタＩＣ１側からスレーブＩＣ側に
送られるのか、スレーブＩＣ側からマスタＩＣ１側に送
られるのかを示している。
ータを出力した後、受信状態になっており、前記アクノ
レッジを受信すると、先ほど出した１バイトのデータが
宛先のスレーブＩＣによって受信されたと認識し、第２
バイト以降のデータの転送動作に移行する。尚、上記し
た第１バイトを構成する１ビットの転送方向ビットは第
２バイトの情報がマスタＩＣ１側からスレーブＩＣ側に
送られるのか、スレーブＩＣ側からマスタＩＣ１側に送
られるのかを示している。
【０００８】ところで、スレーブＩＣの種類によって
は、上記のようにマスターＩＣ１からのデータ転送要求
に対するデータ転送に準備が必要であったり、或いはマ
スターＩＣ１側から送られてくるデータを受信して処理
するのに準備が必要なものがある。このため、このよう
なスレーブＩＣはマスターＩＣ１が第２バイトのデータ
の転送動作を上記した準備が整う前に行なおうとした
時、スレーブＩＣは前記準備が整うまで、クロック伝送
路２０をローレベルにホールドすることが許されてい
る。このように、スレーブＩＣによってクロック用伝送
路２０がローレベルにホールドされると、マスターＩＣ
１はクロック用伝送路２０に出力しているクロックのハ
イレベルの期間の初めで自動的に待機状態に入って、バ
ス転送が待機状態になる。
は、上記のようにマスターＩＣ１からのデータ転送要求
に対するデータ転送に準備が必要であったり、或いはマ
スターＩＣ１側から送られてくるデータを受信して処理
するのに準備が必要なものがある。このため、このよう
なスレーブＩＣはマスターＩＣ１が第２バイトのデータ
の転送動作を上記した準備が整う前に行なおうとした
時、スレーブＩＣは前記準備が整うまで、クロック伝送
路２０をローレベルにホールドすることが許されてい
る。このように、スレーブＩＣによってクロック用伝送
路２０がローレベルにホールドされると、マスターＩＣ
１はクロック用伝送路２０に出力しているクロックのハ
イレベルの期間の初めで自動的に待機状態に入って、バ
ス転送が待機状態になる。
【０００９】ところで、Ｉ2 Ｃバスシステムの中には、
マスターＩＣとスレーブＩＣ間のデータ転送が制御上時
間的に厳しい条件で構成される場合がある。このような
Ｉ2Ｃバスシステムにおいて、特定のスレーブＩＣが第
２バイト以下の転送準備に時間を要し、上記のようにク
ロック伝送路をローレベルにホールドすることにより、
バス転送を待機状態にしてしまうと、前述したようにク
ロック伝送路もワイヤードＡＮＤ特性になっているた
め、バス転送が待機状態から復帰するまでの時間、マス
ターＩＣは他のスレーブＩＣとの間のデータ転送を行う
ことができず、他のスレーブＩＣとのデータ転送を決め
られた時間内に行うことができなくなり、システム全体
の動作が成立しなくなってしまうという不具合があっ
た。
マスターＩＣとスレーブＩＣ間のデータ転送が制御上時
間的に厳しい条件で構成される場合がある。このような
Ｉ2Ｃバスシステムにおいて、特定のスレーブＩＣが第
２バイト以下の転送準備に時間を要し、上記のようにク
ロック伝送路をローレベルにホールドすることにより、
バス転送を待機状態にしてしまうと、前述したようにク
ロック伝送路もワイヤードＡＮＤ特性になっているた
め、バス転送が待機状態から復帰するまでの時間、マス
ターＩＣは他のスレーブＩＣとの間のデータ転送を行う
ことができず、他のスレーブＩＣとのデータ転送を決め
られた時間内に行うことができなくなり、システム全体
の動作が成立しなくなってしまうという不具合があっ
た。
【００１０】従って、シリーズ制御であるＩ2 Ｃバスシ
ステムを用いて高速で信号処理を行う場合、スレーブＩ
Ｃ２のようにバス待機状態を発生する可能性のあるスレ
ーブＩＣを接続することはできるだけ回避すべきであ
る。しかしながら、製品開発上、上記のようなシステム
構成を取らざるを得ない場合があり、上記した不具合の
発生を回避することができない場合があった。
ステムを用いて高速で信号処理を行う場合、スレーブＩ
Ｃ２のようにバス待機状態を発生する可能性のあるスレ
ーブＩＣを接続することはできるだけ回避すべきであ
る。しかしながら、製品開発上、上記のようなシステム
構成を取らざるを得ない場合があり、上記した不具合の
発生を回避することができない場合があった。
【００１１】
【発明が解決しようとする課題】上記のように従来のＩ
2 Ｃバスシステムの中には、マスターＩＣとスレーブＩ
Ｃ間の転送が制御上時間的に厳しい規格のシステムがあ
り、このようなシステムにおいて、特定のスレーブＩＣ
が転送準備のためにクロック伝送路をローレベルにホー
ルドして、バス転送を待機状態にしてしまうと、バス転
送が待機状態に復帰するまでの時間、マスターＩＣは他
のスレーブＩＣとの間でデータ転送を行うことができ
ず、他のスレーブＩＣとのデータ転送を決められた時間
内に行うことができないものが出て来てしまい、システ
ム全体の動作が成立しなくなってしまうという欠点があ
った。
2 Ｃバスシステムの中には、マスターＩＣとスレーブＩ
Ｃ間の転送が制御上時間的に厳しい規格のシステムがあ
り、このようなシステムにおいて、特定のスレーブＩＣ
が転送準備のためにクロック伝送路をローレベルにホー
ルドして、バス転送を待機状態にしてしまうと、バス転
送が待機状態に復帰するまでの時間、マスターＩＣは他
のスレーブＩＣとの間でデータ転送を行うことができ
ず、他のスレーブＩＣとのデータ転送を決められた時間
内に行うことができないものが出て来てしまい、システ
ム全体の動作が成立しなくなってしまうという欠点があ
った。
【００１２】そこで本発明は上記の欠点に鑑み、バス転
送を待機状態にしたスレーブＩＣをシステムから切り離
すことにより前記待機状態を解除することによって、マ
スターＩＣと他のスレーブＩＣ間のデータ転送を決めら
れた規格の時間内に常に実行することができるＩ2 Ｃバ
スシステムを提供することを目的としている。
送を待機状態にしたスレーブＩＣをシステムから切り離
すことにより前記待機状態を解除することによって、マ
スターＩＣと他のスレーブＩＣ間のデータ転送を決めら
れた規格の時間内に常に実行することができるＩ2 Ｃバ
スシステムを提供することを目的としている。
【００１３】
【課題を解決するための手段】請求項１の発明は、主回
路と複数の従属回路とが双方向性の直列バス伝送路であ
るクロック伝送路とデータ伝送路によって接続され、前
記主回路が前記クロック伝送路に出力するクロックに同
期して、前記主回路と前記従属回路との間でデータ転送
を前記データ伝送路を介して行うＩ2 Ｃバスシステムに
おけるデータ転送方法にあって、主回路がある従属回路
に第１バイトのデータを前記データ伝送路を介して送っ
た後、前記従属回路の転送準備が整うまで、前記従属回
路がクロック伝送路をローレベルに落としてバス転送を
待機状態にしたことを検出すると、前記従属回路を前記
クロック伝送路と前記データ伝送路から切り離して、前
記バス転送の待機状態を解除する方法を採用している。
路と複数の従属回路とが双方向性の直列バス伝送路であ
るクロック伝送路とデータ伝送路によって接続され、前
記主回路が前記クロック伝送路に出力するクロックに同
期して、前記主回路と前記従属回路との間でデータ転送
を前記データ伝送路を介して行うＩ2 Ｃバスシステムに
おけるデータ転送方法にあって、主回路がある従属回路
に第１バイトのデータを前記データ伝送路を介して送っ
た後、前記従属回路の転送準備が整うまで、前記従属回
路がクロック伝送路をローレベルに落としてバス転送を
待機状態にしたことを検出すると、前記従属回路を前記
クロック伝送路と前記データ伝送路から切り離して、前
記バス転送の待機状態を解除する方法を採用している。
【００１４】請求項２の発明は、前記主回路もクロック
伝送路とデータ伝送路に複数接続されている方法を採用
している。
伝送路とデータ伝送路に複数接続されている方法を採用
している。
【００１５】請求項３の発明は、前記主回路を集積回路
化されたマイクロコンピータとし、前記複数の従属回路
を、ビデオ信号処理集積回路、音声信号処理集積回路を
含む磁気記録再生装置用の複数の集積回路とする方法を
採用している。
化されたマイクロコンピータとし、前記複数の従属回路
を、ビデオ信号処理集積回路、音声信号処理集積回路を
含む磁気記録再生装置用の複数の集積回路とする方法を
採用している。
【００１６】請求項４の発明は、前記バス転送の待機状
態を解除した後、前記主回路はクロック伝送路に出力す
るクロックに同期して他の従属回路との間のデータ転送
を前記データ伝送路を介して行う方法を採用している。
態を解除した後、前記主回路はクロック伝送路に出力す
るクロックに同期して他の従属回路との間のデータ転送
を前記データ伝送路を介して行う方法を採用している。
【００１７】請求項５の発明は、前記従属回路がクロッ
ク伝送路をローレベルに落としても、所定条件が整わな
い限り、前記バス転送が待機状態になったことを検出し
ない方法を採用している。
ク伝送路をローレベルに落としても、所定条件が整わな
い限り、前記バス転送が待機状態になったことを検出し
ない方法を採用している。
【００１８】請求項６の発明は、前記所定条件として、
前記バス転送を待機状態とした従属回路がこの待機状態
を解除して前記主回路とデータ転送を再開するのを待っ
ていたのでは、前記主回路と他の従属回路との間でのデ
ータ転送を規定の時間内に行なえなくなるという条件を
設定する方法を採用している。
前記バス転送を待機状態とした従属回路がこの待機状態
を解除して前記主回路とデータ転送を再開するのを待っ
ていたのでは、前記主回路と他の従属回路との間でのデ
ータ転送を規定の時間内に行なえなくなるという条件を
設定する方法を採用している。
【００１９】請求項７の発明は、前記他の従属回路との
間の前記データ伝送路を介したデータ転送が終了する
と、前記クロック伝送路及びデータ伝送路から切り離さ
れている従属回路をこれら両伝送路に接続して復帰させ
た後、主回路はこの復帰した従属回路との間のデータ転
送を開始し、その時、この従属回路がクロック伝送路を
ローレベルに落としてバス転送を待機状態にしたとして
も、これを検出することをしないで前記従属回路を前記
両伝送路から切り離さないため、前記主回路は前記待機
状態が前記従属回路によって解除されるのを待つて、前
記従属回路との間のデータ転送を再開する方法を採用し
ている。
間の前記データ伝送路を介したデータ転送が終了する
と、前記クロック伝送路及びデータ伝送路から切り離さ
れている従属回路をこれら両伝送路に接続して復帰させ
た後、主回路はこの復帰した従属回路との間のデータ転
送を開始し、その時、この従属回路がクロック伝送路を
ローレベルに落としてバス転送を待機状態にしたとして
も、これを検出することをしないで前記従属回路を前記
両伝送路から切り離さないため、前記主回路は前記待機
状態が前記従属回路によって解除されるのを待つて、前
記従属回路との間のデータ転送を再開する方法を採用し
ている。
【００２０】請求項８の発明は、前記データ転送の再開
は最初から行われる方法を採用している。
は最初から行われる方法を採用している。
【００２１】請求項９の発明は、前記データ転送の再開
は前記バス転送が待機状態になって中断された所から行
われる方法を採用している。
は前記バス転送が待機状態になって中断された所から行
われる方法を採用している。
【００２２】請求項１０の発明は、主回路と複数の従属
回路とが双方向性の直列バス伝送路であるクロック伝送
路とデータ伝送路によって接続され、前記主回路が前記
クロック伝送路に出力するクロックに同期して、前記主
回路と前記従属回路との間でデータ転送を前記データ伝
送路を介して行うＩ2 Ｃバスシステムにおいて、前記従
属回路がクロック伝送路をローレベルに落としてバス転
送を待機状態にしたことを検出する検出手段と、この検
出手段により前記バス転送の待機状態を検出すると、前
記従属回路をクロック伝送路とデータ伝送路から切り離
す解放手段とを具備し、この解放手段によって前記従属
回路を前記クロック伝送路と前記データ伝送路から切り
離すことによって前記バス転送の待機状態を解除する構
成を有する。
回路とが双方向性の直列バス伝送路であるクロック伝送
路とデータ伝送路によって接続され、前記主回路が前記
クロック伝送路に出力するクロックに同期して、前記主
回路と前記従属回路との間でデータ転送を前記データ伝
送路を介して行うＩ2 Ｃバスシステムにおいて、前記従
属回路がクロック伝送路をローレベルに落としてバス転
送を待機状態にしたことを検出する検出手段と、この検
出手段により前記バス転送の待機状態を検出すると、前
記従属回路をクロック伝送路とデータ伝送路から切り離
す解放手段とを具備し、この解放手段によって前記従属
回路を前記クロック伝送路と前記データ伝送路から切り
離すことによって前記バス転送の待機状態を解除する構
成を有する。
【００２３】請求項１１の発明は、前記主回路を集積回
路化されたマイクロコンピータとし、前記複数の従属回
路を、ビデオ信号処理集積回路、音声信号処理集積回路
を含む磁気記録再生装置用の複数の集積回路とする構成
を有する。
路化されたマイクロコンピータとし、前記複数の従属回
路を、ビデオ信号処理集積回路、音声信号処理集積回路
を含む磁気記録再生装置用の複数の集積回路とする構成
を有する。
【００２４】請求項１２の発明は、前記解放手段が前記
バス転送の待機状態を解除した後、前記主回路は前記ク
ロック伝送路に出力するクロックに同期して他の従属回
路との間でデータ転送を前記データ伝送路を介して行う
構成を有する。
バス転送の待機状態を解除した後、前記主回路は前記ク
ロック伝送路に出力するクロックに同期して他の従属回
路との間でデータ転送を前記データ伝送路を介して行う
構成を有する。
【００２５】請求項１３の発明は、前記従属回路がクロ
ック伝送路をローレベルに落としても、所定条件が整わ
ない限り、前記検出手段がバス転送の待機状態を検出し
ないようにする検出抑制手段を設けた構成を有する。
ック伝送路をローレベルに落としても、所定条件が整わ
ない限り、前記検出手段がバス転送の待機状態を検出し
ないようにする検出抑制手段を設けた構成を有する。
【００２６】請求項１４の発明は、前記所定条件とし
て、前記バス転送を待機状態とした従属回路がこの待機
状態を解除して主回路との間のデータ転送を再開するの
を待っていたのでは、他の従属回路とのデータ転送を規
定の時間内に行なえなくなるという条件を設定する構成
を有する。
て、前記バス転送を待機状態とした従属回路がこの待機
状態を解除して主回路との間のデータ転送を再開するの
を待っていたのでは、他の従属回路とのデータ転送を規
定の時間内に行なえなくなるという条件を設定する構成
を有する。
【００２７】請求項１５の発明は、前記主回路と前記他
の従属回路との間の前記データ伝送路を介したデータ転
送が終了すると、前記クロック伝送路及び前記データ伝
送路から切り離してある従属回路をこれら両伝送路に接
続して復帰させる復帰手段と、この復帰手段により前記
従属回路が前記両伝送路に復帰した直後に、前記主回路
がこの復帰した従属回路との間でデータ転送を開始した
際に、前記検出手段の動作を停止する検出停止手段を設
け、前記従属回路がクロック伝送路をローレベルに落と
してバス転送を待機状態にした場合、前記主回路は前記
待機状態が前記従属回路によって解除されるのを待つ
て、この従属回路との間のデータ転送を再開する構成を
有する。
の従属回路との間の前記データ伝送路を介したデータ転
送が終了すると、前記クロック伝送路及び前記データ伝
送路から切り離してある従属回路をこれら両伝送路に接
続して復帰させる復帰手段と、この復帰手段により前記
従属回路が前記両伝送路に復帰した直後に、前記主回路
がこの復帰した従属回路との間でデータ転送を開始した
際に、前記検出手段の動作を停止する検出停止手段を設
け、前記従属回路がクロック伝送路をローレベルに落と
してバス転送を待機状態にした場合、前記主回路は前記
待機状態が前記従属回路によって解除されるのを待つ
て、この従属回路との間のデータ転送を再開する構成を
有する。
【００２８】請求項１６の発明は、前記データ転送の再
開は最初から行われる構成を有する。
開は最初から行われる構成を有する。
【００２９】請求項１７の発明は、前記データ転送の再
開は前記バス転送が待機状態になって中断された所から
行われる構成を有する。
開は前記バス転送が待機状態になって中断された所から
行われる構成を有する。
【００３０】
【作用】請求項１の発明のデータ転送方法において、主
回路がある従属回路に第１バイトのデータを前記データ
伝送路を介して送った後、前記従属回路の転送準備が整
うまで、前記従属回路がクロック伝送路をローレベルに
落としてバス転送を待機状態にしたことを検出すると、
前記従属回路を前記クロック伝送路と前記データ伝送路
から切り離して、前記バス転送の待機状態を解除する。
回路がある従属回路に第１バイトのデータを前記データ
伝送路を介して送った後、前記従属回路の転送準備が整
うまで、前記従属回路がクロック伝送路をローレベルに
落としてバス転送を待機状態にしたことを検出すると、
前記従属回路を前記クロック伝送路と前記データ伝送路
から切り離して、前記バス転送の待機状態を解除する。
【００３１】請求項２の発明のデータ転送方法におい
て、前記主回路もクロック伝送路とデータ伝送路に複数
接続されている。
て、前記主回路もクロック伝送路とデータ伝送路に複数
接続されている。
【００３２】請求項３の発明のデータ転送方法におい
て、前記主回路を集積回路化されたマイクロコンピータ
とし、前記複数の従属回路を、ビデオ信号処理集積回
路、音声信号処理集積回路を含む磁気記録再生装置用の
複数の集積回路とする。
て、前記主回路を集積回路化されたマイクロコンピータ
とし、前記複数の従属回路を、ビデオ信号処理集積回
路、音声信号処理集積回路を含む磁気記録再生装置用の
複数の集積回路とする。
【００３３】請求項４の発明のデータ転送方法におい
て、前記バス転送の待機状態を解除した後、前記主回路
はクロック伝送路に出力するクロックに同期して他の従
属回路との間のデータ転送を前記データ伝送路を介して
行う。
て、前記バス転送の待機状態を解除した後、前記主回路
はクロック伝送路に出力するクロックに同期して他の従
属回路との間のデータ転送を前記データ伝送路を介して
行う。
【００３４】請求項５の発明のデータ転送方法におい
て、前記従属回路がクロック伝送路をローレベルに落と
しても、所定条件が整わない限り、前記バス転送が待機
状態になったことを検出しない。
て、前記従属回路がクロック伝送路をローレベルに落と
しても、所定条件が整わない限り、前記バス転送が待機
状態になったことを検出しない。
【００３５】請求項６の発明のデータ転送方法におい
て、前記所定条件として、前記バス転送を待機状態とし
た従属回路がこの待機状態を解除して前記主回路とデー
タ転送を再開するのを待っていたのでは、前記主回路と
他の従属回路との間でのデータ転送を規定の時間内に行
なえなくなるという条件を設定する。
て、前記所定条件として、前記バス転送を待機状態とし
た従属回路がこの待機状態を解除して前記主回路とデー
タ転送を再開するのを待っていたのでは、前記主回路と
他の従属回路との間でのデータ転送を規定の時間内に行
なえなくなるという条件を設定する。
【００３６】請求項７の発明のデータ転送方法におい
て、前記他の従属回路との間の前記データ伝送路を介し
たデータ転送が終了すると、前記クロック伝送路及びデ
ータ伝送路から切り離されている従属回路をこれら両伝
送路に接続して復帰させた後、主回路はこの復帰した従
属回路との間のデータ転送を開始し、その時、この従属
回路がクロック伝送路をローレベルに落としてバス転送
を待機状態にしたとしても、これを検出することをしな
いで前記従属回路を前記両伝送路から切り離さないた
め、前記主回路は前記待機状態が前記従属回路によって
解除されるのを待つて、前記従属回路との間のデータ転
送を再開する。
て、前記他の従属回路との間の前記データ伝送路を介し
たデータ転送が終了すると、前記クロック伝送路及びデ
ータ伝送路から切り離されている従属回路をこれら両伝
送路に接続して復帰させた後、主回路はこの復帰した従
属回路との間のデータ転送を開始し、その時、この従属
回路がクロック伝送路をローレベルに落としてバス転送
を待機状態にしたとしても、これを検出することをしな
いで前記従属回路を前記両伝送路から切り離さないた
め、前記主回路は前記待機状態が前記従属回路によって
解除されるのを待つて、前記従属回路との間のデータ転
送を再開する。
【００３７】請求項８の発明のデータ転送方法におい
て、前記データ転送の再開は最初から行われる。
て、前記データ転送の再開は最初から行われる。
【００３８】請求項９の発明のデータ転送方法におい
て、前記データ転送の再開は前記バス転送が待機状態に
なって中断された所から行われる。
て、前記データ転送の再開は前記バス転送が待機状態に
なって中断された所から行われる。
【００３９】請求項１０の発明のＩ2 Ｃバスシステムに
おいて、検出手段は前記従属回路がクロック伝送路をロ
ーレベルに落としてバス転送を待機状態にしたことを検
出する。解放手段は前記検出手段により前記バス転送の
待機状態を検出すると、前記従属回路をクロック伝送路
とデータ伝送路から切り離す。この解放手段によって前
記従属回路を前記クロック伝送路と前記データ伝送路か
ら切り離すことによって前記バス転送の待機状態を解除
する。
おいて、検出手段は前記従属回路がクロック伝送路をロ
ーレベルに落としてバス転送を待機状態にしたことを検
出する。解放手段は前記検出手段により前記バス転送の
待機状態を検出すると、前記従属回路をクロック伝送路
とデータ伝送路から切り離す。この解放手段によって前
記従属回路を前記クロック伝送路と前記データ伝送路か
ら切り離すことによって前記バス転送の待機状態を解除
する。
【００４０】請求項１１の発明のＩ2 Ｃバスシステムに
おいて、前記主回路を集積回路化されたマイクロコンピ
ータとし、前記複数の従属回路を、ビデオ信号処理集積
回路、音声信号処理集積回路を含む磁気記録再生装置用
の複数の集積回路とする。
おいて、前記主回路を集積回路化されたマイクロコンピ
ータとし、前記複数の従属回路を、ビデオ信号処理集積
回路、音声信号処理集積回路を含む磁気記録再生装置用
の複数の集積回路とする。
【００４１】請求項１２の発明のＩ2 Ｃバスシステムに
おいて、前記解放手段が前記バス転送の待機状態を解除
した後、前記主回路は前記クロック伝送路に出力するク
ロックに同期して他の従属回路との間でデータ転送を前
記データ伝送路を介して行う。
おいて、前記解放手段が前記バス転送の待機状態を解除
した後、前記主回路は前記クロック伝送路に出力するク
ロックに同期して他の従属回路との間でデータ転送を前
記データ伝送路を介して行う。
【００４２】請求項１３の発明のＩ2 Ｃバスシステムに
おいて、前記従属回路がクロック伝送路をローレベルに
落としても、所定条件が整わない限り、前記検出手段が
バス転送の待機状態を検出しないようにする検出抑制手
段を設けている。
おいて、前記従属回路がクロック伝送路をローレベルに
落としても、所定条件が整わない限り、前記検出手段が
バス転送の待機状態を検出しないようにする検出抑制手
段を設けている。
【００４３】請求項１４の発明のＩ2 Ｃバスシステムに
おいて、前記所定条件として、前記バス転送を待機状態
とした従属回路がこの待機状態を解除して主回路との間
のデータ転送を再開するのを待っていたのでは、他の従
属回路とのデータ転送を規定の時間内に行なえなくなる
という条件を設定する。
おいて、前記所定条件として、前記バス転送を待機状態
とした従属回路がこの待機状態を解除して主回路との間
のデータ転送を再開するのを待っていたのでは、他の従
属回路とのデータ転送を規定の時間内に行なえなくなる
という条件を設定する。
【００４４】請求項１５の発明のＩ2 Ｃバスシステムに
おいて、復帰手段は前記主回路と前記他の従属回路との
間の前記データ伝送路を介したデータ転送が終了する
と、前記クロック伝送路及び前記データ伝送路から切り
離してある従属回路をこれら両伝送路に接続して復帰さ
せる。検出停止手段は前記復帰手段により前記従属回路
が前記両伝送路に復帰した直後に、前記主回路がこの復
帰した従属回路との間でデータ転送を開始した際に、前
記検出手段の動作を停止する。前記従属回路がクロック
伝送路をローレベルに落としてバス転送を待機状態にし
た場合、前記主回路は前記待機状態が前記従属回路によ
って解除されるのを待つて、この従属回路との間のデー
タ転送を再開する。
おいて、復帰手段は前記主回路と前記他の従属回路との
間の前記データ伝送路を介したデータ転送が終了する
と、前記クロック伝送路及び前記データ伝送路から切り
離してある従属回路をこれら両伝送路に接続して復帰さ
せる。検出停止手段は前記復帰手段により前記従属回路
が前記両伝送路に復帰した直後に、前記主回路がこの復
帰した従属回路との間でデータ転送を開始した際に、前
記検出手段の動作を停止する。前記従属回路がクロック
伝送路をローレベルに落としてバス転送を待機状態にし
た場合、前記主回路は前記待機状態が前記従属回路によ
って解除されるのを待つて、この従属回路との間のデー
タ転送を再開する。
【００４５】請求項１６の発明のＩ2 Ｃバスシステムに
おいて、前記データ転送の再開は最初から行われる。
おいて、前記データ転送の再開は最初から行われる。
【００４６】請求項１７の発明のＩ2 Ｃバスシステムに
おいて、前記データ転送の再開は前記バス転送が待機状
態になって中断された所から行われる。
おいて、前記データ転送の再開は前記バス転送が待機状
態になって中断された所から行われる。
【００４７】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のデータ転送方法を適用した本発
明のＩ2 Ｃバスシステムの一実施例をシングルマスタの
場合について示したブロック図である。１は例えばシス
テム全体の制御を司り１チップのＩ2 Ｃ転送機能をもっ
たマイコンマイクロコンピュータ等のマスターＩＣ、２
は例えば受信中の音声信号の種類を判別するスレーブＩ
Ｃである音声種別ＩＣ、３は例えば再生用のプリアンプ
（図示せず）や録音用アンプ（図示せず）のオンオフ制
御を行うスレーブＩＣである前置アンプ／録音アンプ制
御ＩＣ、４は例えば受信したビデオ信号を処理するビデ
オ信号処理を行うスレーブＩＣであるビデオ信号処理Ｉ
Ｃ、５は例えば受信した音声信号を処理するスレーブＩ
Ｃである音声信号処理ＩＣ、６は例えば入出力の切り替
えを行うスレーブＩＣである入出力切替ＩＣ、７は例え
ばクロック伝送路２０をプルアップする電圧を印加する
プルアップ抵抗、８はデータ伝送路３０をプルアップす
るプルアップ抵抗、９はスレーブＩＣ２をクロック伝送
路２０、データ伝送路３０に対して接続、又は開放する
切替スイッチ回路、１０はバス転送が待機状態になった
かどうかを検出する機能及び切替スイッチ回路９の接点
を切り替える機能を有する待機状態検出／スイッチ制御
回路、２０はマスターＩＣ１から出力されるクロックを
伝送するクロック伝送路２０、３０はマスターＩＣ１と
スレーブＩＣ間でデータの送受を行うデータ伝送路であ
る。但し、本例はＩ2 Ｃバスシステムをビデオテープレ
コーダ（ＶＴＲ）に適用した例である。
明する。図１は本発明のデータ転送方法を適用した本発
明のＩ2 Ｃバスシステムの一実施例をシングルマスタの
場合について示したブロック図である。１は例えばシス
テム全体の制御を司り１チップのＩ2 Ｃ転送機能をもっ
たマイコンマイクロコンピュータ等のマスターＩＣ、２
は例えば受信中の音声信号の種類を判別するスレーブＩ
Ｃである音声種別ＩＣ、３は例えば再生用のプリアンプ
（図示せず）や録音用アンプ（図示せず）のオンオフ制
御を行うスレーブＩＣである前置アンプ／録音アンプ制
御ＩＣ、４は例えば受信したビデオ信号を処理するビデ
オ信号処理を行うスレーブＩＣであるビデオ信号処理Ｉ
Ｃ、５は例えば受信した音声信号を処理するスレーブＩ
Ｃである音声信号処理ＩＣ、６は例えば入出力の切り替
えを行うスレーブＩＣである入出力切替ＩＣ、７は例え
ばクロック伝送路２０をプルアップする電圧を印加する
プルアップ抵抗、８はデータ伝送路３０をプルアップす
るプルアップ抵抗、９はスレーブＩＣ２をクロック伝送
路２０、データ伝送路３０に対して接続、又は開放する
切替スイッチ回路、１０はバス転送が待機状態になった
かどうかを検出する機能及び切替スイッチ回路９の接点
を切り替える機能を有する待機状態検出／スイッチ制御
回路、２０はマスターＩＣ１から出力されるクロックを
伝送するクロック伝送路２０、３０はマスターＩＣ１と
スレーブＩＣ間でデータの送受を行うデータ伝送路であ
る。但し、本例はＩ2 Ｃバスシステムをビデオテープレ
コーダ（ＶＴＲ）に適用した例である。
【００４８】次に本実施例の動作について説明する。マ
スターＩＣ１とスレーブＩＣ２〜６はクロック伝送路２
０とデータ伝送路３０の２本の双方向性直列バスライン
で接続され、クロック伝送路２０にはプルアップ抵抗７
を介して５Ｖの電圧が印加され、データ伝送路３０には
プルアップ抵抗８を介して５Ｖの電圧が印加されてい
て、両伝送路とも５Ｖにプルアップされており、ワイヤ
ードＡＮＤになっている。又、通常動作時、マスターＩ
Ｃ１は、待機状態検出／スイッチ制御回路１０をリセッ
トして、クロック伝送路２０の待機状態を検出する機能
を停止状態にすると共に、そのスイッチ制御機能により
スイッチ回路９を閉路して、スレーブＩＣ２をクロック
伝送路２０及びデータ伝送路３０に接続している。
スターＩＣ１とスレーブＩＣ２〜６はクロック伝送路２
０とデータ伝送路３０の２本の双方向性直列バスライン
で接続され、クロック伝送路２０にはプルアップ抵抗７
を介して５Ｖの電圧が印加され、データ伝送路３０には
プルアップ抵抗８を介して５Ｖの電圧が印加されてい
て、両伝送路とも５Ｖにプルアップされており、ワイヤ
ードＡＮＤになっている。又、通常動作時、マスターＩ
Ｃ１は、待機状態検出／スイッチ制御回路１０をリセッ
トして、クロック伝送路２０の待機状態を検出する機能
を停止状態にすると共に、そのスイッチ制御機能により
スイッチ回路９を閉路して、スレーブＩＣ２をクロック
伝送路２０及びデータ伝送路３０に接続している。
【００４９】通常の転送動作時、マスターＩＣ１はクロ
ック伝送路２０にクロックを出した後、前記クロックに
同期してスレーブアドレスと転送方向ビットを第１バイ
トのデータとしてデータ伝送路３０上に出す。各スレー
ブＩＣ２〜６はデータ伝送路３０上のスレーブアドレス
を取り込んで、自己宛のものであれば、クロック伝送路
２０から入力されるクロックに同期して、１ビットのア
クノレッジをデータ伝送路３０上に出力する。マスター
ＩＣ１はこのアクノレッジを受けとると、前記スレーブ
アドレスで指定したスレーブＩＣとの間で、第２バイト
以降のＩ2 Ｃバス転送（単にデータ転送と称することも
ある）を開始する。
ック伝送路２０にクロックを出した後、前記クロックに
同期してスレーブアドレスと転送方向ビットを第１バイ
トのデータとしてデータ伝送路３０上に出す。各スレー
ブＩＣ２〜６はデータ伝送路３０上のスレーブアドレス
を取り込んで、自己宛のものであれば、クロック伝送路
２０から入力されるクロックに同期して、１ビットのア
クノレッジをデータ伝送路３０上に出力する。マスター
ＩＣ１はこのアクノレッジを受けとると、前記スレーブ
アドレスで指定したスレーブＩＣとの間で、第２バイト
以降のＩ2 Ｃバス転送（単にデータ転送と称することも
ある）を開始する。
【００５０】尚、本例でいう通常動作時とは、スレーブ
ＩＣ２がクロック伝送路２０及びデータ伝送路３０に接
続されていて、且つ待機状態検出／スイッチ制御回路１
０の待機状態検出機能が停止されている場合のマスター
ＩＣ１とスレーブＩＣ２〜６のいずれかひとつとの間の
Ｉ2 Ｃバス転送をいう。
ＩＣ２がクロック伝送路２０及びデータ伝送路３０に接
続されていて、且つ待機状態検出／スイッチ制御回路１
０の待機状態検出機能が停止されている場合のマスター
ＩＣ１とスレーブＩＣ２〜６のいずれかひとつとの間の
Ｉ2 Ｃバス転送をいう。
【００５１】マスターＩＣ１は上記のようなＩ2 Ｃバス
転送によってＶＴＲの主要回路（スレーブＩＣ４）を制
御する。この制御において、ビデオ信号処理単位が１垂
直帰線期間（５０Ｈｚ／６０Ｈｚ）であるために、ＶＴ
Ｒの動作モードがチャネル切り替え等によって変化した
場合に、バス制御信号以外の信号（この信号は上記した
Ｉ2 Ｃバスシステム以外の図示されない伝送路によって
別途スレーブＩＣ４に伝送される）とスレーブＩＣ４
（ビデオ信号処理ＩＣ）への前記Ｉ2 Ｃバス転送による
信号とをほぼ同時に切り替えることが必要であり、その
制御は１垂直帰線期間内で行われなければならない。
転送によってＶＴＲの主要回路（スレーブＩＣ４）を制
御する。この制御において、ビデオ信号処理単位が１垂
直帰線期間（５０Ｈｚ／６０Ｈｚ）であるために、ＶＴ
Ｒの動作モードがチャネル切り替え等によって変化した
場合に、バス制御信号以外の信号（この信号は上記した
Ｉ2 Ｃバスシステム以外の図示されない伝送路によって
別途スレーブＩＣ４に伝送される）とスレーブＩＣ４
（ビデオ信号処理ＩＣ）への前記Ｉ2 Ｃバス転送による
信号とをほぼ同時に切り替えることが必要であり、その
制御は１垂直帰線期間内で行われなければならない。
【００５２】又、ＶＴＲのモードが変化した場合に、制
御信号を変える必要があるのはスレーブＩＣ４であるビ
デオ信号処理ＩＣに限らず、他のスレーブＩＣ３、５、
６に対しても、１垂直帰線期間内にデータ転送を行っ
て、前記制御信号を変えなければならない。このため、
マスターＩＣ１のＩ2 Ｃバス転送に対し、スレーブＩＣ
４〜６は常に応答できる状態にないと、ＶＴＲの正常な
動作が成立しなくなってしまう。
御信号を変える必要があるのはスレーブＩＣ４であるビ
デオ信号処理ＩＣに限らず、他のスレーブＩＣ３、５、
６に対しても、１垂直帰線期間内にデータ転送を行っ
て、前記制御信号を変えなければならない。このため、
マスターＩＣ１のＩ2 Ｃバス転送に対し、スレーブＩＣ
４〜６は常に応答できる状態にないと、ＶＴＲの正常な
動作が成立しなくなってしまう。
【００５３】ところが、前記したスレーブＩＣ２（音声
種別ＩＣ）の場合、マスターＩＣへの転送内容によって
は応答に時間がかかることがある。このため、マスター
ＩＣ１からデータ伝送路３０を介して受信したスレーブ
アドレスのデコード後、そのアクノレッジ用のクロック
をマスターＩＣ１にデータ伝送路３０を介して送信する
前に、スレーブＩＣ２はクロック伝送路３０をローレベ
ルにホールドして、自信が応答可能となるまでバス転送
を待機状態にしてしまうことがある。この待機状態が長
く、マスターＩＣ１と他のスレーブＩＣ３〜６との転送
タイミングがかち合うと、結果的に、マスターＩＣ１は
スレーブＩＣ３〜６へのデータ転送を１垂直帰線期間内
に行なえず、システムの同期制御ができなくなって、シ
ステムが成立しないことになってしまう。
種別ＩＣ）の場合、マスターＩＣへの転送内容によって
は応答に時間がかかることがある。このため、マスター
ＩＣ１からデータ伝送路３０を介して受信したスレーブ
アドレスのデコード後、そのアクノレッジ用のクロック
をマスターＩＣ１にデータ伝送路３０を介して送信する
前に、スレーブＩＣ２はクロック伝送路３０をローレベ
ルにホールドして、自信が応答可能となるまでバス転送
を待機状態にしてしまうことがある。この待機状態が長
く、マスターＩＣ１と他のスレーブＩＣ３〜６との転送
タイミングがかち合うと、結果的に、マスターＩＣ１は
スレーブＩＣ３〜６へのデータ転送を１垂直帰線期間内
に行なえず、システムの同期制御ができなくなって、シ
ステムが成立しないことになってしまう。
【００５４】そこで、本例のマスターＩＣ１はクロック
伝送路２０にクロックを出力しながらスレーブＩＣ２に
第１バイトのデータとしてスレーブアドレスと転送方向
ビットをデータ伝送路３０及びスイッチ回路９を介して
送信した後、もし、スレーブＩＣ２が上記の理由によ
り、クロック伝送路２０をローレベルにホールドした場
合に、そのまま待機状態を続けると、これ以降の転送ス
ケジュール上、他のスレーブＩＣ３〜６へのデータ転送
が間に合わないと判定した場合、前記した第１バイトの
データをスレーブＩＣ２に送信する前に、信号線５１を
介して待機状態検出／スイッチ制御回路１０を起動して
おく。
伝送路２０にクロックを出力しながらスレーブＩＣ２に
第１バイトのデータとしてスレーブアドレスと転送方向
ビットをデータ伝送路３０及びスイッチ回路９を介して
送信した後、もし、スレーブＩＣ２が上記の理由によ
り、クロック伝送路２０をローレベルにホールドした場
合に、そのまま待機状態を続けると、これ以降の転送ス
ケジュール上、他のスレーブＩＣ３〜６へのデータ転送
が間に合わないと判定した場合、前記した第１バイトの
データをスレーブＩＣ２に送信する前に、信号線５１を
介して待機状態検出／スイッチ制御回路１０を起動して
おく。
【００５５】しかし、上記したデータ転送動作時に、ス
レーブＩＣ２がクロック伝送路２０をローレベルにホー
ルドすることなく、データ転送処理が実行できた場合に
は、マスターＩＣ１は信号線５１を介して待機状態検出
／スイッチ制御回路１０をリセットして、待機状態検出
機能を動作停止状態にしておく。
レーブＩＣ２がクロック伝送路２０をローレベルにホー
ルドすることなく、データ転送処理が実行できた場合に
は、マスターＩＣ１は信号線５１を介して待機状態検出
／スイッチ制御回路１０をリセットして、待機状態検出
機能を動作停止状態にしておく。
【００５６】一方、上記したデータ転送動作時に、スレ
ーブＩＣ２がクロック伝送路２０をローレベルにホール
ドした場合、待機状態検出／スイッチ制御回路１０はク
ロック伝送路２０が所定時間以上ローレベルになってい
ることを検出すると、信号線５２を介してスイッチ回路
９を開放して、スレーブＩＣ２をクロック伝送路２０及
びデータ伝送路３０から切り離す。この時、マスターＩ
Ｃ１はスレーブＩＣ２によってクロック用伝送路２０が
ローレベルにホールドされると、クロック用伝送路２０
に出力しているクロックのハイレベルの期間の初めで自
動的に待機状態に一旦入るが、スレーブＩＣ２がクロッ
ク伝送路２０及びデータ伝送路３０から切り離される
と、前記待機状態が解除される。待機状態が解除される
と、マスターＩＣ１は、他の時間的制限の厳しいスレー
ブＩＣとの間でＩ2 Ｃバス転送を行うべく、クロック伝
送路２０にクロックを出力しながら他のスレーブＩＣに
スレーブアドレスと転送方向ビットをデータ線路３０上
に出力する。
ーブＩＣ２がクロック伝送路２０をローレベルにホール
ドした場合、待機状態検出／スイッチ制御回路１０はク
ロック伝送路２０が所定時間以上ローレベルになってい
ることを検出すると、信号線５２を介してスイッチ回路
９を開放して、スレーブＩＣ２をクロック伝送路２０及
びデータ伝送路３０から切り離す。この時、マスターＩ
Ｃ１はスレーブＩＣ２によってクロック用伝送路２０が
ローレベルにホールドされると、クロック用伝送路２０
に出力しているクロックのハイレベルの期間の初めで自
動的に待機状態に一旦入るが、スレーブＩＣ２がクロッ
ク伝送路２０及びデータ伝送路３０から切り離される
と、前記待機状態が解除される。待機状態が解除される
と、マスターＩＣ１は、他の時間的制限の厳しいスレー
ブＩＣとの間でＩ2 Ｃバス転送を行うべく、クロック伝
送路２０にクロックを出力しながら他のスレーブＩＣに
スレーブアドレスと転送方向ビットをデータ線路３０上
に出力する。
【００５７】マスターＩＣ１は、上記した他の時間的制
限の厳しいスレーブＩＣとのＩ2 Ｃバス転送を終了し
て、データ伝送路３０が空くと、待機状態検出／スイッ
チ制御回路１０に信号線５１を介してリセット信号を送
る。これにより、待機状態検出／スイッチ制御回路１０
は信号線５２を介して切替スイッチ回路９を閉路して、
スレーブＩＣ２をクロック伝送路２０及びデータ伝送路
３０に接続して復帰させた後、待機状態検出機能を停止
した状態になる。
限の厳しいスレーブＩＣとのＩ2 Ｃバス転送を終了し
て、データ伝送路３０が空くと、待機状態検出／スイッ
チ制御回路１０に信号線５１を介してリセット信号を送
る。これにより、待機状態検出／スイッチ制御回路１０
は信号線５２を介して切替スイッチ回路９を閉路して、
スレーブＩＣ２をクロック伝送路２０及びデータ伝送路
３０に接続して復帰させた後、待機状態検出機能を停止
した状態になる。
【００５８】スレーブＩＣ２がクロック伝送路２０及び
データ伝送路３０に復帰すると、マスターＩＣ１は再び
スレーブＩＣ２を指定するスレーブアドレスと転送方向
ビットをデータ伝送路３０に出力して、スレーブＩＣ２
とのＩ2 Ｃバス転送を開始する。この時、スレーブＩＣ
２が再びクロック伝送路２０をローレベルにしても、待
機状態検出／スイッチ制御回路１０はクロック伝送路２
０が待機状態になったことを検出しないため、切替スイ
ッチ回路９はそのままスレーブＩＣ２をクロック伝送路
２０及びデータ伝送路３０に接続したままにする。
データ伝送路３０に復帰すると、マスターＩＣ１は再び
スレーブＩＣ２を指定するスレーブアドレスと転送方向
ビットをデータ伝送路３０に出力して、スレーブＩＣ２
とのＩ2 Ｃバス転送を開始する。この時、スレーブＩＣ
２が再びクロック伝送路２０をローレベルにしても、待
機状態検出／スイッチ制御回路１０はクロック伝送路２
０が待機状態になったことを検出しないため、切替スイ
ッチ回路９はそのままスレーブＩＣ２をクロック伝送路
２０及びデータ伝送路３０に接続したままにする。
【００５９】このため、マスターＩＣ１はスレーブＩＣ
２がクロック伝送路２０をローレベルに保持した時点
で、待機状態に入り、その後、スレーブＩＣ２のデータ
伝送準備が整って、前記クロック伝送路２０のローレベ
ル状態を解除した時点で、マスターＩＣ１はスレーブＩ
Ｃ２とのＩ2 Ｃバス転送を最初から再開する。
２がクロック伝送路２０をローレベルに保持した時点
で、待機状態に入り、その後、スレーブＩＣ２のデータ
伝送準備が整って、前記クロック伝送路２０のローレベ
ル状態を解除した時点で、マスターＩＣ１はスレーブＩ
Ｃ２とのＩ2 Ｃバス転送を最初から再開する。
【００６０】ここで、マスターＩＣ１はクロック伝送路
２０が待機状態になった時に出力していたクロックのタ
イミング情報を内蔵のメモリに記憶しておけば、スレー
ブＩＣ２のデータ伝送準備が整って、スレーブＩＣ２が
前記クロック伝送路２０のローレベル状態を解除した時
点で、前記メモリに保持されているタイミング情報に基
づいて、前回のデータ転送の続きからスレーブＩＣ２に
対するＩ2 Ｃバス転送を再開することもできる。但し、
スレーブＩＣ２はバス転送を待機状態にした後の、マス
ターＩＣ１とのデータ転送の再開に関し、最初からでも
前回の続きからでも対応できるようになっているものと
する。
２０が待機状態になった時に出力していたクロックのタ
イミング情報を内蔵のメモリに記憶しておけば、スレー
ブＩＣ２のデータ伝送準備が整って、スレーブＩＣ２が
前記クロック伝送路２０のローレベル状態を解除した時
点で、前記メモリに保持されているタイミング情報に基
づいて、前回のデータ転送の続きからスレーブＩＣ２に
対するＩ2 Ｃバス転送を再開することもできる。但し、
スレーブＩＣ２はバス転送を待機状態にした後の、マス
ターＩＣ１とのデータ転送の再開に関し、最初からでも
前回の続きからでも対応できるようになっているものと
する。
【００６１】尚、上記した待機状態解除後に、マスター
ＩＣ１が最初からスレーブＩＣ２との間のデータ転送を
行う場合は、その手順が簡単で、制御プログラムを簡単
化できると共にメモリ等を必要としない効果がある。
又、上記した待機状態解除後に、マスターＩＣ１が前回
の中断されたデータ転送の続きからスレーブＩＣ２との
間のデータ転送を行う場合は、前回中断された部分を記
憶しておくためのメモリが必要となると共に、その手順
が上記よりも複雑になるため制御プログラムが上記より
複雑化するが、前回との重複部分がないため、効率的な
データ転送を行うことができる。
ＩＣ１が最初からスレーブＩＣ２との間のデータ転送を
行う場合は、その手順が簡単で、制御プログラムを簡単
化できると共にメモリ等を必要としない効果がある。
又、上記した待機状態解除後に、マスターＩＣ１が前回
の中断されたデータ転送の続きからスレーブＩＣ２との
間のデータ転送を行う場合は、前回中断された部分を記
憶しておくためのメモリが必要となると共に、その手順
が上記よりも複雑になるため制御プログラムが上記より
複雑化するが、前回との重複部分がないため、効率的な
データ転送を行うことができる。
【００６２】図２は上記したＩ2 Ｃバス転送動作時のマ
スターＩＣ１の制御手順例を示したフローチャートであ
る。マスターＩＣ１はステップ２０１にてこれからデー
タ転送を行う相手がスレーブＩＣ２であるかどうかを判
定し、そうでない場合はステップ２１４に進んで、通常
のＩ2 Ｃバス転送動作を行って処理を終了する。一方、
前記相手がスレーブＩＣ２であると判定した場合、マス
ターＩＣ１はステップ２０２に進んで、スレーブＩＣ２
がクロック伝送路２０をローレベルにホールドした場合
に、これ以降の転送スケジュール上、他のスレーブＩＣ
へのデータ転送が間に合わなくなるかどうかを判定し、
間に合うと判定した場合は、ステップ２１４に進むが、
間に合わなくなると判定した場合は、ステップ２０３に
進む。
スターＩＣ１の制御手順例を示したフローチャートであ
る。マスターＩＣ１はステップ２０１にてこれからデー
タ転送を行う相手がスレーブＩＣ２であるかどうかを判
定し、そうでない場合はステップ２１４に進んで、通常
のＩ2 Ｃバス転送動作を行って処理を終了する。一方、
前記相手がスレーブＩＣ２であると判定した場合、マス
ターＩＣ１はステップ２０２に進んで、スレーブＩＣ２
がクロック伝送路２０をローレベルにホールドした場合
に、これ以降の転送スケジュール上、他のスレーブＩＣ
へのデータ転送が間に合わなくなるかどうかを判定し、
間に合うと判定した場合は、ステップ２１４に進むが、
間に合わなくなると判定した場合は、ステップ２０３に
進む。
【００６３】ステップ２０３にて、マスターＩＣ１は待
機状態検出／スイッチ制御回路１０に制御線５１を介し
て起動をかけ、その待機状態検出機能を動作状態にした
後、ステップ２０４に進む。マスターＩＣ１はステップ
２０４にて、スレーブアドレスと転送ビットをスレーブ
ＩＣ２にデータ伝送路３０を介して送って第１バイトの
データ転送を開始した後、ステップ２０５にて、クロッ
ク伝送路２０がローレベルにホールドされたかどうかを
判定し、ローレベルにホールドされない場合は、ステッ
プ２１２に進み、ローレベルにホールドされた場合は、
ステップ２０６に進む。
機状態検出／スイッチ制御回路１０に制御線５１を介し
て起動をかけ、その待機状態検出機能を動作状態にした
後、ステップ２０４に進む。マスターＩＣ１はステップ
２０４にて、スレーブアドレスと転送ビットをスレーブ
ＩＣ２にデータ伝送路３０を介して送って第１バイトの
データ転送を開始した後、ステップ２０５にて、クロッ
ク伝送路２０がローレベルにホールドされたかどうかを
判定し、ローレベルにホールドされない場合は、ステッ
プ２１２に進み、ローレベルにホールドされた場合は、
ステップ２０６に進む。
【００６４】ステップ２１２に進んだ場合、マスターＩ
Ｃ１はスレーブＩＣ２との間で、第２バイト以降のデー
タ転送動作に移行し、ステップ２１３にてスレーブＩＣ
２との間のデータ転送が終了するのを待ち、終了する
と、データ転送処理を終了する。一方、ステップ２０６
に進んだ場合、マスターＩＣ１はこのステップで、待機
状態検出／スイッチ制御回路１０によって、スレーブＩ
Ｃ２がクロック伝送路２０及びデータ伝送路３０から切
り離されるのを待ち、切り離されると、ステップ２０７
に進む。
Ｃ１はスレーブＩＣ２との間で、第２バイト以降のデー
タ転送動作に移行し、ステップ２１３にてスレーブＩＣ
２との間のデータ転送が終了するのを待ち、終了する
と、データ転送処理を終了する。一方、ステップ２０６
に進んだ場合、マスターＩＣ１はこのステップで、待機
状態検出／スイッチ制御回路１０によって、スレーブＩ
Ｃ２がクロック伝送路２０及びデータ伝送路３０から切
り離されるのを待ち、切り離されると、ステップ２０７
に進む。
【００６５】マスターＩＣ１はステップ２０７にて、他
の時間的制限の厳しいスレーブＩＣとの間でＩ2 Ｃバス
転送を行ない、ステップ２０８にて上記した他のスレー
ブＩＣとのデータ転送の終了待ちを行う。他のスレーブ
ＩＣとの間のデータ転送が終了すると、スレーブＩＣ２
はステップ２０９に進んで、待機状態検出／スイッチ制
御回路１０をリセットした後、ステップ２１０にて、ス
レーブアドレスと転送ビットをスレーブＩＣ２にデータ
伝送路３０を介して出力することにより、スレーブＩＣ
２とのデータ転送を再開し、ステップ２１１にて、この
データ転送の終了待ちを行い、終了すると、データ転送
処理を終了する。
の時間的制限の厳しいスレーブＩＣとの間でＩ2 Ｃバス
転送を行ない、ステップ２０８にて上記した他のスレー
ブＩＣとのデータ転送の終了待ちを行う。他のスレーブ
ＩＣとの間のデータ転送が終了すると、スレーブＩＣ２
はステップ２０９に進んで、待機状態検出／スイッチ制
御回路１０をリセットした後、ステップ２１０にて、ス
レーブアドレスと転送ビットをスレーブＩＣ２にデータ
伝送路３０を介して出力することにより、スレーブＩＣ
２とのデータ転送を再開し、ステップ２１１にて、この
データ転送の終了待ちを行い、終了すると、データ転送
処理を終了する。
【００６６】本実施例によれば、スレーブＩＣ２がクロ
ック伝送路２０を待機状態にすると、他のスレーブＩＣ
３〜６とのデータ転送が１垂直帰線期間内にできない場
合に、スレーブＩＣ２がクロック伝送路２０を待機状態
にすると、待機状態検出／スイッチ制御回路１０がスレ
ーブＩＣ２をクロック伝送路２０及びデータ伝送路３０
から切り離して、上記待機状態を解除した後、マスター
ＩＣ１は他の時間的制限が厳しいスレーブＩＣ３〜６へ
のＩ2 Ｃバス転送を一時的に優先して行うことで、前記
データ転送を１垂直帰線期間内に終了させることが常に
可能となり、システムの正常動作が成立しなくなるよう
な危険を回避することがことができる。これにより、シ
ステムの信頼性を向上させることができる。
ック伝送路２０を待機状態にすると、他のスレーブＩＣ
３〜６とのデータ転送が１垂直帰線期間内にできない場
合に、スレーブＩＣ２がクロック伝送路２０を待機状態
にすると、待機状態検出／スイッチ制御回路１０がスレ
ーブＩＣ２をクロック伝送路２０及びデータ伝送路３０
から切り離して、上記待機状態を解除した後、マスター
ＩＣ１は他の時間的制限が厳しいスレーブＩＣ３〜６へ
のＩ2 Ｃバス転送を一時的に優先して行うことで、前記
データ転送を１垂直帰線期間内に終了させることが常に
可能となり、システムの正常動作が成立しなくなるよう
な危険を回避することがことができる。これにより、シ
ステムの信頼性を向上させることができる。
【００６７】尚、上記実施例で用いた待機状態検出／ス
イッチ制御回路１０が持つクロック伝送路２０の待機状
態を検出する機能は、マスターＩＣ１又はスレーブＩＣ
２〜６のいずれかひとつに内蔵させても良い。この場
合、前記内蔵された待機状態検出機能から送られてくる
検出情報に基づいて、スイッチ制御回路がスイッチ回路
９のスイッチの開閉を行うことになるが、このような構
成の作用効果は図１に示した実施例と同様である。
イッチ制御回路１０が持つクロック伝送路２０の待機状
態を検出する機能は、マスターＩＣ１又はスレーブＩＣ
２〜６のいずれかひとつに内蔵させても良い。この場
合、前記内蔵された待機状態検出機能から送られてくる
検出情報に基づいて、スイッチ制御回路がスイッチ回路
９のスイッチの開閉を行うことになるが、このような構
成の作用効果は図１に示した実施例と同様である。
【００６８】又、上記実施例では、マスターＩＣ１を１
個有するシングルマスタのＩ2 Ｃバスシステムについて
本発明を適用した例について説明したが、複数のマスタ
ーＩＣを有するマルチマスタのＩ2 Ｃバスシステムに本
発明を適用しても同様の効果がある。更に、上記実施例
では、クロック伝送路２０及びデータ伝送路３０に対し
てスレーブＩＣ２のみを接離する構成としたが、複数の
スレーブＩＣを同様の構成にてクロック伝送路２０及び
データ伝送路３０に対して接離する構成としても、同様
の効果がある。
個有するシングルマスタのＩ2 Ｃバスシステムについて
本発明を適用した例について説明したが、複数のマスタ
ーＩＣを有するマルチマスタのＩ2 Ｃバスシステムに本
発明を適用しても同様の効果がある。更に、上記実施例
では、クロック伝送路２０及びデータ伝送路３０に対し
てスレーブＩＣ２のみを接離する構成としたが、複数の
スレーブＩＣを同様の構成にてクロック伝送路２０及び
データ伝送路３０に対して接離する構成としても、同様
の効果がある。
【００６９】
【発明の効果】以上記述した如く請求項１又は１０の発
明によれば、バス転送を待機状態にしたスレーブＩＣを
伝送路から切り離すことにより、前記待機状態を解除す
ることができる。
明によれば、バス転送を待機状態にしたスレーブＩＣを
伝送路から切り離すことにより、前記待機状態を解除す
ることができる。
【００７０】請求項２又は１１の発明によれば、前記待
機状態の解除後、主回路は転送時間に制限がある他の従
属回路との間のデータ転送を常に規定時間内に行うこと
ができる。
機状態の解除後、主回路は転送時間に制限がある他の従
属回路との間のデータ転送を常に規定時間内に行うこと
ができる。
【００７１】請求項３の発明によれば、主回路が複数あ
るシステムについてもデータ転送を常に規定時間内に行
うことができる。
るシステムについてもデータ転送を常に規定時間内に行
うことができる。
【００７２】請求項４又は１２の発明によれば、映像処
理及び音声処理などを行うＶＴＲ等の機器内で、データ
転送を常に規定時間内に行うことができる。
理及び音声処理などを行うＶＴＲ等の機器内で、データ
転送を常に規定時間内に行うことができる。
【００７３】請求項５又は１３の発明によれば、必要な
時以外に、バス転送を待機状態にしたスレーブＩＣを伝
送路から切り離して前記待機状態を解除することを防止
することができる。
時以外に、バス転送を待機状態にしたスレーブＩＣを伝
送路から切り離して前記待機状態を解除することを防止
することができる。
【００７４】請求項６又は１４の発明によれば、主回路
と転送時間に制限がある他の従属回路との間のデータ転
送が間に合わなくなった時だけ、バス転送を待機状態に
した従属回路を伝送路から切り離すことにより前記待機
状態を解除することができ、その後、主回路は転送時間
に制限がある他の従属回路との間のデータ転送を常に規
定時間内に行うことができる。
と転送時間に制限がある他の従属回路との間のデータ転
送が間に合わなくなった時だけ、バス転送を待機状態に
した従属回路を伝送路から切り離すことにより前記待機
状態を解除することができ、その後、主回路は転送時間
に制限がある他の従属回路との間のデータ転送を常に規
定時間内に行うことができる。
【００７５】請求項７又は１５の発明によれば、前記待
機状態を解除した従属回路の伝送路への復帰後、主回路
とこの従属回路との間のデータ転送では、この従属回路
がバス転送を待機状態にしても、この従属回路を伝送路
から切り離すことにより前記待機状態が解除されること
を防止することができる。
機状態を解除した従属回路の伝送路への復帰後、主回路
とこの従属回路との間のデータ転送では、この従属回路
がバス転送を待機状態にしても、この従属回路を伝送路
から切り離すことにより前記待機状態が解除されること
を防止することができる。
【００７６】請求項８又は１６の発明によれば、主回路
と復帰した従属回路とのデータ転送再開手順を簡単化す
ることができる。
と復帰した従属回路とのデータ転送再開手順を簡単化す
ることができる。
【００７７】請求項９又は１７の発明によれば、主回路
と復帰した従属回路の再開データ転送から重複を省い
て、効率的なデータ転送を行うことができる。
と復帰した従属回路の再開データ転送から重複を省い
て、効率的なデータ転送を行うことができる。
【図面の簡単な説明】
【図１】本発明のＩ2 Ｃバスシステムの一実施例をシン
グルマスターの場合について示したブロック図。
グルマスターの場合について示したブロック図。
【図２】図１に示したマスターＩＣ１のデータ転送動作
例を示したフローチャート。
例を示したフローチャート。
【図３】従来のＩ2 Ｃバスシステムの一例をシングルマ
スターの場合について示したブロック図。
スターの場合について示したブロック図。
１…マスターＩＣ ２〜６…スレー
ブＩＣ ７、８…プルアップ抵抗 ９…切替スイッ
チ回路 １０…待機状態検出／スイッチ制御回路 ２０…クロック伝送路 ３０…データ伝
送路
ブＩＣ ７、８…プルアップ抵抗 ９…切替スイッ
チ回路 １０…待機状態検出／スイッチ制御回路 ２０…クロック伝送路 ３０…データ伝
送路
Claims (17)
- 【請求項１】 主回路と複数の従属回路とが双方向性の
直列バス伝送路であるクロック伝送路とデータ伝送路に
よって接続され、前記主回路が前記クロック伝送路に出
力するクロックに同期して、前記主回路と前記従属回路
との間でデータ転送を前記データ伝送路を介して行うＩ
2 Ｃバスシステムにおけるデータ転送方法にあって、主
回路がある従属回路に第１バイトのデータを前記データ
伝送路を介して送った後、前記従属回路の転送準備が整
うまで、前記従属回路がクロック伝送路をローレベルに
落としてバス転送を待機状態にしたことを検出すると、
前記従属回路を前記クロック伝送路と前記データ伝送路
から切り離して、前記バス転送の待機状態を解除するこ
とを特徴とするデータ転送方法。 - 【請求項２】 前記主回路もクロック伝送路とデータ伝
送路に複数接続されていることを特徴とする請求項１記
載のデータ転送方法。 - 【請求項３】 前記主回路を集積回路化されたマイクロ
コンピータとし、前記複数の従属回路を、ビデオ信号処
理集積回路、音声処理集積回路を含む磁気記録再生装置
用の複数の集積回路とすることを特徴とする請求項１記
載のデータ転送方法。 - 【請求項４】 前記バス転送の待機状態を解除した後、
前記主回路はクロック伝送路に出力するクロックに同期
して他の従属回路との間のデータ転送を前記データ伝送
路を介して行うことを特徴とする請求項１乃至３いずれ
にか記載のデータ転送方法。 - 【請求項５】 前記従属回路がクロック伝送路をローレ
ベルに落としても、所定条件が整わない限り、前記バス
転送が待機状態になったことを検出しないことを特徴と
する請求項１乃至４いずれにか記載のデータ転送方法。 - 【請求項６】 前記所定条件として、前記バス転送を待
機状態とした従属回路がこの待機状態を解除して前記主
回路とデータ転送を再開するのを待っていたのでは、前
記主回路と他の従属回路との間でのデータ転送を規定の
時間内に行なえなくなるという条件を設定することを特
徴とする請求項５記載のデータ転送方法。 - 【請求項７】 前記他の従属回路との間の前記データ伝
送路を介したデータ転送が終了すると、前記クロック伝
送路及びデータ伝送路から切り離されている従属回路を
これら両伝送路に接続して復帰させた後、主回路はこの
復帰した従属回路との間のデータ転送を開始し、その
時、この従属回路がクロック伝送路をローレベルに落と
してバス転送を待機状態にしたとしても、これを検出す
ることをしないで前記従属回路を前記両伝送路から切り
離さないため、前記主回路は前記待機状態が前記従属回
路によって解除されるのを待つて、前記従属回路との間
のデータ転送を再開することを特徴とする請求項４記載
のデータ転送方法。 - 【請求項８】 前記データ転送の再開は最初から行われ
ることを特徴とする請求項７記載のデータ転送方法。 - 【請求項９】 前記データ転送の再開は前記バス転送が
待機状態になって中断された所から行われることを特徴
とする請求項７記載のデータ転送方法。 - 【請求項１０】 主回路と複数の従属回路とが双方向性
の直列バス伝送路であるクロック伝送路とデータ伝送路
によって接続され、前記主回路が前記クロック伝送路に
出力するクロックに同期して、前記主回路と前記従属回
路との間でデータ転送を前記データ伝送路を介して行う
Ｉ2 Ｃバスシステムにおいて、前記従属回路がクロック
伝送路をローレベルに落としてバス転送を待機状態にし
たことを検出する検出手段と、この検出手段により前記
バス転送の待機状態を検出すると、前記従属回路をクロ
ック伝送路とデータ伝送路から切り離す解放手段とを具
備し、この解放手段によって前記従属回路を前記クロッ
ク伝送路と前記データ伝送路から切り離すことによって
前記バス転送の待機状態を解除することを特徴とするＩ
2 Ｃバスシステム。 - 【請求項１１】 前記主回路を集積回路化されたマイク
ロコンピータとし、前記複数の従属回路を、ビデオ信号
処理集積回路、音声信号処理集積回路を含む磁気記録再
生用の複数の集積回路とすることを特徴とする請求項１
０記載のＩ2Ｃバスシステム。 - 【請求項１２】 前記解放手段が前記バス転送の待機状
態を解除した後、前記主回路は前記クロック伝送路に出
力するクロックに同期して他の従属回路との間でデータ
転送を前記データ伝送路を介して行うことを特徴とする
請求項１０又は１１記載のＩ2 Ｃバスシステム。 - 【請求項１３】 前記従属回路がクロック伝送路をロー
レベルに落としても、所定条件が整わない限り、前記検
出手段がバス転送の待機状態を検出しないようにする検
出抑制手段を設けたことを特徴とする請求項１０乃至１
２いずれにか記載のＩ2 Ｃバスシステム。 - 【請求項１４】 前記所定条件として、前記バス転送を
待機状態とした従属回路がこの待機状態を解除して主回
路との間のデータ転送を再開するのを待っていたので
は、他の従属回路とのデータ転送を規定の時間内に行な
えなくなるという条件を設定することを特徴とする請求
項１３記載のＩ2 Ｃバスシステム。 - 【請求項１５】 前記主回路と前記他の従属回路との間
の前記データ伝送路を介したデータ転送が終了すると、
前記クロック伝送路及び前記データ伝送路から切り離し
てある従属回路をこれら両伝送路に接続して復帰させる
復帰手段と、この復帰手段により前記従属回路が前記両
伝送路に復帰した直後に、前記主回路がこの復帰した従
属回路との間でデータ転送を開始した際に、前記検出手
段の動作を停止する検出停止手段を設け、前記従属回路
がクロック伝送路をローレベルに落としてバス転送を待
機状態にした場合、前記主回路は前記待機状態が前記従
属回路によって解除されるのを待つて、この従属回路と
の間のデータ転送を再開することを特徴とする請求項１
２記載のＩ2 Ｃバスシステム。 - 【請求項１６】 前記データ転送の再開は最初から行わ
れることを特徴とする請求項１５記載のＩ2 Ｃバスシス
テム。 - 【請求項１７】 前記データ転送の再開は前記バス転送
が待機状態になって中断された所から行われることを特
徴とする請求項１５記載のＩ2 Ｃバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22024394A JPH0883243A (ja) | 1994-09-14 | 1994-09-14 | データ転送方法及びｉスクウエアｃバスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22024394A JPH0883243A (ja) | 1994-09-14 | 1994-09-14 | データ転送方法及びｉスクウエアｃバスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883243A true JPH0883243A (ja) | 1996-03-26 |
Family
ID=16748139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22024394A Withdrawn JPH0883243A (ja) | 1994-09-14 | 1994-09-14 | データ転送方法及びｉスクウエアｃバスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237146B2 (en) | 2002-04-16 | 2007-06-26 | Orion Electric Co., Ltd. | Securing method of data transfer and data transfer system provided therewith |
| JP4808904B2 (ja) * | 2000-06-02 | 2011-11-02 | トムソン ライセンシング | 無電力供給状態での集積回路のバス動作 |
-
1994
- 1994-09-14 JP JP22024394A patent/JPH0883243A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4808904B2 (ja) * | 2000-06-02 | 2011-11-02 | トムソン ライセンシング | 無電力供給状態での集積回路のバス動作 |
| US7237146B2 (en) | 2002-04-16 | 2007-06-26 | Orion Electric Co., Ltd. | Securing method of data transfer and data transfer system provided therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262429B1 (en) | Data processor having a high speed data transfer function | |
| US5724609A (en) | Apparatus for transfer-controlling data by direct memory access | |
| JPH1153306A (ja) | データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法 | |
| JPH0883243A (ja) | データ転送方法及びｉスクウエアｃバスシステム | |
| JPH0652896B2 (ja) | 起動制御方式 | |
| JP2900364B2 (ja) | 通信制御装置 | |
| JP2833782B2 (ja) | 通信制御装置 | |
| JP2507772B2 (ja) | バスタイミング制御方式 | |
| JPS599927B2 (ja) | デ−タ転送制御方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPH0145657B2 (ja) | ||
| JPS62175850A (ja) | チヤネル装置 | |
| JPS5850467B2 (ja) | ル−プ通信システム | |
| JPS601953A (ja) | ポ−リング方式遠方監視制御装置 | |
| JPS581812B2 (ja) | デ−タ処理システム | |
| JPH0540658A (ja) | 磁気デイスク制御装置 | |
| JPH0235500B2 (ja) | ||
| JPH06274440A (ja) | Ｓｃｓｉバス制御におけるｓａｖｅ ｄａｔａ ｐｏｉｎｔ処理方法 | |
| JPH0361389B2 (ja) | ||
| JPH06214941A (ja) | Ｄｍａ制御回路 | |
| JPS6240746B2 (ja) | ||
| JPS63309044A (ja) | デ−タ伝送システム | |
| JPH04264648A (ja) | 入出力処理装置 | |
| JPS6020270A (ja) | デ−タ転送方式 | |
| JPH0528101A (ja) | バス通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |