JPH04264648A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主記憶装置と複数の入
出力装置との間のデータ転送を制御する入出力処理装置
に関するものである。

【０００２】

【従来の技術】従来、この種の入出力処理装置では、複
数の入出力装置と主記憶装置との間のデータ転送が競合
して入出力処理装置の負荷が重くなり、入出力装置に必
要なタイミングでデータを送れなくなってデータオーバ
ーランが発生した場合、データオーバーランが発生した
データ転送を再試行するようになっている。しかしその
際、他の入出力装置と主記憶装置との間のデータ転送は
そのまま続行させていた。

【０００３】

【発明が解決しようとする課題】従って、従来の入出力
処理装置ではデータオーバーランが発生した場合、負荷
が重い状態でデータ転送の再試行を実施することになる
ので、再試行を行ってもデータオーバーランの状態から
回復し難い場合があった。

【０００４】本発明の目的は、このような欠点を除去し
、データ転送の再試行を行ったときデータオーバーラン
の状態から容易に回復できるようにした入出力処理装置
を提供することにある。

【０００５】

【課題を解決するための手段】本発明は、複数の入出力
装置をそれぞれ主記憶装置に接続する複数のチャネル回
路を備えた入出力処理装置において、前記入出力装置が
データ再転送の要求信号を出力したとき、データ転送抑
止信号を出力する第１の制御回路と、この第１の制御回
路が前記データ転送抑止信号を出力したとき、前記デー
タ再転送の要求信号を出力した前記入出力装置に接続さ
れた前記チャネル回路を除くすべてあるいは一部の前記
チャネル回路によるデータ転送を停止するよう制御する
第２の制御回路とを備えたことを特徴とする。

【０００６】

【実施例】次に本発明の実施例について説明する。図１
に本発明による入出力処理装置の一例を示す。この入出
力処理装置３００は、主記憶装置１００と中央処理装置
（ＣＰＵ）２００とに接続され、さらに複数の入出力装
置４１０，４２０，・・・，４８０に接続されている。 そして、入出力処理装置３００は、入出力装置４１０，
４２０，・・・，４８０にそれぞれ信号線５０９，５１
０，・・・，５１１を通じて接続された物理チャネル回
路３１０，３２０，・・・，３８０と、これらチャネル
回路と主記憶装置１００とを接続する主記憶装置インタ
ーフェース回路３０１と、チャネル回路３１０，３２０
，・・・，３８０と中央処理装置２００とを接続する中
央処理装置（ＣＰＵ）インターフェース回路３０２とを
備えている。主記憶装置インターフェース回路３０１と
主記憶装置１００とは信号線５０１によって接続され、
中央処理装置インターフェース回路３０２と中央処理装
置２００とは信号線５０２によって接続されている。

【０００７】各チャネル回路３１０，３２０，・・・，
３８０は同一の構成となっており、チャネル回路３１０
について説明すると、チャネル回路３１０はインターフ
ェース回路３０１と信号線５０３を通じて接続され、転
送データを一旦、格納するためのデータバッファ回路３
１１と、このデータバッファ回路３１１と入出力装置４
１０とを接続する入出力インターフェース回路３１３と
、インターフェース回路３０２と信号線５０４を通じて
接続され、バッファ回路３１１およびインターフェース
回路３１３を制御するデータ転送制御回路３１２とを備
えている。バッファ回路３１１とインターフェース回路
３１３とは信号線５０７によって接続され、またバッフ
ァ回路３１１と制御回路３１２とは信号線５０６によっ
て、インターフェース回路３１３と制御回路３１２とは
信号線５０８によってそれぞれ接続されている。制御回
路３１２はさらに他のチャネル回路のデータ転送制御回
路と信号線５０５によって接続されている。制御回路３
１２についてさらに詳しく説明すると、入出力装置４１
０からデータ再転送の要求信号をインターフェース回路
３１３を通じて受け取った場合には、制御回路３１２は
データ転送抑止信号を信号線５０５を通じて他のチャネ
ル回路３２０〜３８０のデータ転送制御装置に出力し、
その後、バッファ回路３１１とインターフェース回路３
１３とを制御して主記憶装置１００と入出力装置４１０
との間のデータ転送の再試行を実施させる。逆に他のデ
ータ転送制御回路からデータ転送抑止信号を受け取った
場合には、バッファ回路３１１およびインターフェース
回路３１３を制御して新たなデータ転送の開始を抑止す
る。

【０００８】次に動作を説明する。主記憶装置１００と
入出力装置４１０との間でデータ転送を行う場合、中央
処理装置２００は制御回路３１２にデータ転送の開始を
指示し、そしてデータ転送命令が格納されている主記憶
装置１００の番地を通知する。これにより制御回路３１
２は、インターフェース回路３０１およびバッファ回路
３１１を通じて主記憶装置１００からデータ転送命令を
読み出し、それをインターフェース３１３を通じて入出
力装置４１０に送出する。入出力装置４１０がこの命令
を受け付けてその解読を終了すると、主記憶装置１００
と入出力装置４１０との間で、インターフェース回路３
０１、バッファ回路３１１、ならびにインターフェース
３１３を介してデータ転送が開始される。他の入出力装
置４２０〜４８０と主記憶装置１００との間でデータ転
送を行う場合も同様の手順によってデータ転送が開始さ
れる。

【０００９】その後、例えば入出力装置４１０において
、必要なタイミングで主記憶装置１００からのデータが
送られて来ず、データオーバーランの状態となったとす
ると、入出力装置４１０はデータ再転送の要求信号を出
力する。制御回路３１２はこの信号をインターフェース
回路３１３を通じて受け取ると、他のチャネル介３２０
〜３８０のデータ転送制御回路に信号線５０５を通じて
データ転送抑止信号を出力する。チャネル回路３２０〜
３８０のデータ転送制御回路はこの信号を受け取ると、
各チャネル回路のバッファ回路および入出力インターフ
ェース回路を制御して新たなデータ転送の開始を抑止す
る。その結果、入出力処理装置３００の負荷は軽くなり
、制御回路３１２はその状態でバッファ回路３１１とイ
ンターフェース回路３１３とを制御して、主記憶装置１
００と入出力装置４１０との間のデータ転送を再び実施
させる。このように本発明の入出力処理装置では、負荷
を軽くした後、データ転送を再試行するので、データオ
ーバーランの状態から容易に回復することができる。

【００１０】なお、この実施例では、１つのデータ転送
制御回路が転送抑止信号を出力すると、他のすべての物
理チャネル回路でデータ転送を新たに開始することが抑
止されるとしたが、一部の物理チャネル回路だけで新た
なデータ転送の開始を抑止するようにしても、データ転
送の競合の程度があまり激しくないような場合には十分
な効果が得られる。

【００１１】

【発明の効果】以上説明したように本発明の入出力処理
装置では、主記憶装置とある入出力装置との間でデータ
転送を行っていてデータオーバーランが発生した場合、
他の入出力装置と主記憶装置との間でデータ転送を開始
することを抑止し、入出力処理装置の負荷を軽くした状
態でデータ転送の再試行を行う。従って、データオーバ
ーランの状態から容易に回復することが可能となる。

【図面の簡単な説明】

【図１】本発明による入出力処理装置の一例を示すブロ
ックである。

【符号の説明】

１００　　主記憶装置 ２００　　中央処理装置（ＣＰＵ） ３００　　入出力処理装置 ３０１　　主記憶装置インターフェース回路３０２　　
中央処理装置（ＣＰＵ）インターフェース回路３１０，
３２０，３８０　　物理チャネル回路３１１　　データ
バッファ回路 ３１２　　データ転送制御回路 ３１３　　入出力インターフェース回路４１０，４２０
，４８０　　入出力装置５０１〜５１１　　信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の入出力装置をそれぞれ主記憶装置に
   接続する複数のチャネル回路を備えた入出力処理装置に
   おいて、前記入出力装置がデータ再転送の要求信号を出
   力したとき、データ転送抑止信号を出力する第１の制御
   回路と、この第１の制御回路が前記データ転送抑止信号
   を出力したとき、前記データ再転送の要求信号を出力し
   た前記入出力装置に接続された前記チャネル回路を除く
   すべてあるいは一部の前記チャネル回路によるデータ転
   送を停止するよう制御する第２の制御回路とを備えたこ
   とを特徴とする入出力処理装置。