JPH07182191A - ２重化システム - Google Patents
２重化システムInfo
- Publication number
- JPH07182191A JPH07182191A JP5327058A JP32705893A JPH07182191A JP H07182191 A JPH07182191 A JP H07182191A JP 5327058 A JP5327058 A JP 5327058A JP 32705893 A JP32705893 A JP 32705893A JP H07182191 A JPH07182191 A JP H07182191A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- lower device
- interrupt
- memory synchronization
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 23
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 ２重化装置の消費電力を低減する。
【構成】 待機系下位装置２では中央処理装置２１がメ
モリ同期開始の割り込みを現用系下位装置１から受ける
と、中央処理装置２１の内部クロック信号の供給を停止
させる機能が解除され、メモリ同期処理のため、待機系
下位装置２のバッファ部２４のデータを読み出し、メモ
リ２２の必要な更新処理を行い、現用系下位装置１とメ
モリ同期をとる。メモリ２２の更新処理終了後、現用系
下位装置１にメモリ同期終了の割込みを発生させるため
中央処理装置２１は待機系下位装置２の割込み発生部２
５をアクセスするとともに、中央処理装置２１に内部ク
ロック信号の供給を停止させる命令を実行する。
モリ同期開始の割り込みを現用系下位装置１から受ける
と、中央処理装置２１の内部クロック信号の供給を停止
させる機能が解除され、メモリ同期処理のため、待機系
下位装置２のバッファ部２４のデータを読み出し、メモ
リ２２の必要な更新処理を行い、現用系下位装置１とメ
モリ同期をとる。メモリ２２の更新処理終了後、現用系
下位装置１にメモリ同期終了の割込みを発生させるため
中央処理装置２１は待機系下位装置２の割込み発生部２
５をアクセスするとともに、中央処理装置２１に内部ク
ロック信号の供給を停止させる命令を実行する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ同期をとり同期
運転する１つ以上の２重化装置、該２重化装置の各々を
下位装置として制御する上位装置とからなる２重化シス
テムに関する。
運転する１つ以上の２重化装置、該２重化装置の各々を
下位装置として制御する上位装置とからなる２重化シス
テムに関する。
【０００２】
【従来の技術】従来の、この種の２重化システムでは消
費電力の低減に対策はなされていなかった。
費電力の低減に対策はなされていなかった。
【０００３】
【発明が解決しようとする課題】本発明の目的は、メモ
リ同期運転の信頼性を保ちつつ、消費電力を低減する２
重化システムを提供することにある。
リ同期運転の信頼性を保ちつつ、消費電力を低減する２
重化システムを提供することにある。
【０００４】
【課題を解決するための手段】本発明の請求項１の２重
化システムは、メモリ同期をとり同期運転する１つ以上
の２重化装置と、前記２重化装置の各々を下位装置とし
て制御する上位装置とからなり、各下位装置は少なくと
も、割込み制御回路などを内蔵周辺回路として含み、命
令により内部クロック信号の供給を停止させる機能と内
部クロック信号の供給を停止させる機能を割込みにより
解除する機能を有する中央処理装置と、メモリと、上位
装置とメッセージの送受信を行うメッセージ送受信部
と、他系下位装置がメモリ同期用データを積み込むため
のバッファ部と、他系下位装置の中央処理装置に割込み
信号を発生させる割込み発生部とから構成され、現用系
下位装置の中央処理装置は、現用系下位装置のメッセー
ジ送受信部が上位装置からメッセージを受信すると、そ
のメッセージに従いメモリの更新処理を行い、待機系下
位装置のバッファ部へメモリ同期用データを積み込み、
積み込み終了後、現用系下位装置の割込み発生部をアク
セスし、待機系下位装置にメモリ同期開始の割込みを発
生させ、待機系下位装置からメモリ同期終了の割込みが
来ると、上位装置にメモリ同期終了のメッセージをメッ
セージ送受信部より送信し、待機系下位装置からメモリ
同期終了の割込みが来るまで待機系下位装置のバッファ
部へ次のメモリ同期用データの積み込みを行わない手段
を含み、待機系下位装置の中央処理装置は、現用系下位
装置からメモリ同期開始の割込みを受けると、内部クロ
ック信号の供給を停止させる機能を解除し、メモリ同期
処理のため、待機系下位装置のバッファ部のデータを読
み出し、メモリの必要な更新処理を行い、メモリの更新
処理終了後、待機系下位装置の割込み発生部をアクセス
し、現用系下位装置にメモリ同期終了の割込みを発生さ
せるとともに、内部クロック信号の供給を停止させる命
令を実行する手段を含む。
化システムは、メモリ同期をとり同期運転する１つ以上
の２重化装置と、前記２重化装置の各々を下位装置とし
て制御する上位装置とからなり、各下位装置は少なくと
も、割込み制御回路などを内蔵周辺回路として含み、命
令により内部クロック信号の供給を停止させる機能と内
部クロック信号の供給を停止させる機能を割込みにより
解除する機能を有する中央処理装置と、メモリと、上位
装置とメッセージの送受信を行うメッセージ送受信部
と、他系下位装置がメモリ同期用データを積み込むため
のバッファ部と、他系下位装置の中央処理装置に割込み
信号を発生させる割込み発生部とから構成され、現用系
下位装置の中央処理装置は、現用系下位装置のメッセー
ジ送受信部が上位装置からメッセージを受信すると、そ
のメッセージに従いメモリの更新処理を行い、待機系下
位装置のバッファ部へメモリ同期用データを積み込み、
積み込み終了後、現用系下位装置の割込み発生部をアク
セスし、待機系下位装置にメモリ同期開始の割込みを発
生させ、待機系下位装置からメモリ同期終了の割込みが
来ると、上位装置にメモリ同期終了のメッセージをメッ
セージ送受信部より送信し、待機系下位装置からメモリ
同期終了の割込みが来るまで待機系下位装置のバッファ
部へ次のメモリ同期用データの積み込みを行わない手段
を含み、待機系下位装置の中央処理装置は、現用系下位
装置からメモリ同期開始の割込みを受けると、内部クロ
ック信号の供給を停止させる機能を解除し、メモリ同期
処理のため、待機系下位装置のバッファ部のデータを読
み出し、メモリの必要な更新処理を行い、メモリの更新
処理終了後、待機系下位装置の割込み発生部をアクセス
し、現用系下位装置にメモリ同期終了の割込みを発生さ
せるとともに、内部クロック信号の供給を停止させる命
令を実行する手段を含む。
【０００５】本発明の請求項２の２重化システムは、請
求項１の２重化システムにおいて、現用系下位装置の中
央処理装置が、待機系下位装置のバッファ部へのメモリ
同期閉データの積み込みを終了した後、現用系下位装置
のメッセージ送受信部は待機系下位装置へのメモリ同期
開始の許可を得るメッセージを上位装置に送信し、上位
装置からメモリ同期開始の許可のメッセージを現用系下
位装置のメッセージ送受信部が受信すると、現用系下位
装置の中央処理装置は現用系下位装置の割込み発生部を
アクセスし、待機系下位装置にメモリ同期開始の割込み
を発生させる。
求項１の２重化システムにおいて、現用系下位装置の中
央処理装置が、待機系下位装置のバッファ部へのメモリ
同期閉データの積み込みを終了した後、現用系下位装置
のメッセージ送受信部は待機系下位装置へのメモリ同期
開始の許可を得るメッセージを上位装置に送信し、上位
装置からメモリ同期開始の許可のメッセージを現用系下
位装置のメッセージ送受信部が受信すると、現用系下位
装置の中央処理装置は現用系下位装置の割込み発生部を
アクセスし、待機系下位装置にメモリ同期開始の割込み
を発生させる。
【０００６】本発明の請求項３の２重化システムは、メ
モリ同期をとり、同期運転する１つ以上の２重化装置
と、前記２重化装置を下位装置として制御する上位装置
とからなり、各下位装置は少なくとも、割込み制御回路
などを内蔵周辺回路として含み、命令により内部クロッ
ク信号の供給を停止させる機能と内部クロック信号の供
給を停止させる機能を割込みにより解除する機能を有す
る中央処理装置と、メモリと、上位装置とメッセージの
送受信を行うメッセージ送受信部と、他系下位装置がメ
モリ同期用データを積み込むためのバッファ部と、他系
下位装置の中央処理装置に割込み信号を発生させる割込
み発生部とから構成され、現用系下位装置の中央処理装
置は、現用系下位装置のメッセージ送受信部が上位装置
からメッセージを受信すると、そのメッセージに従いメ
モリの更新処理を行い、待機系下位装置のバッファ部へ
メモリ同期用データを積み込み、待機系下位装置からメ
モリ同期終了の割込みが来ると、上位装置にメモリ同期
終了のメッセージをメッセージ送受信部より送信し、待
機系下位装置からメモリ同期終了の割込みが来るまで待
機系下位装置のバッファ部へ次のメモリ同期用データの
積み込みを行わない手段を含み、待機系下位装置の中央
処理装置は、上位装置からメモリ同期開始の割込みを受
けると、内部クロック信号の供給を停止させる機能を解
除し、メモリ同期処理のため、待機系下位装置のバッフ
ァ部のデータを読み出し、メモリの必要な更新処理を行
い、メモリの更新処理終了後、待機系下位装置の割込み
発生部をアクセスし、現用系下位装置にメモリ同期終了
の割込みを発生させるとともに、内部クロック信号の供
給を停止させる命令を実行する手段を含む。
モリ同期をとり、同期運転する１つ以上の２重化装置
と、前記２重化装置を下位装置として制御する上位装置
とからなり、各下位装置は少なくとも、割込み制御回路
などを内蔵周辺回路として含み、命令により内部クロッ
ク信号の供給を停止させる機能と内部クロック信号の供
給を停止させる機能を割込みにより解除する機能を有す
る中央処理装置と、メモリと、上位装置とメッセージの
送受信を行うメッセージ送受信部と、他系下位装置がメ
モリ同期用データを積み込むためのバッファ部と、他系
下位装置の中央処理装置に割込み信号を発生させる割込
み発生部とから構成され、現用系下位装置の中央処理装
置は、現用系下位装置のメッセージ送受信部が上位装置
からメッセージを受信すると、そのメッセージに従いメ
モリの更新処理を行い、待機系下位装置のバッファ部へ
メモリ同期用データを積み込み、待機系下位装置からメ
モリ同期終了の割込みが来ると、上位装置にメモリ同期
終了のメッセージをメッセージ送受信部より送信し、待
機系下位装置からメモリ同期終了の割込みが来るまで待
機系下位装置のバッファ部へ次のメモリ同期用データの
積み込みを行わない手段を含み、待機系下位装置の中央
処理装置は、上位装置からメモリ同期開始の割込みを受
けると、内部クロック信号の供給を停止させる機能を解
除し、メモリ同期処理のため、待機系下位装置のバッフ
ァ部のデータを読み出し、メモリの必要な更新処理を行
い、メモリの更新処理終了後、待機系下位装置の割込み
発生部をアクセスし、現用系下位装置にメモリ同期終了
の割込みを発生させるとともに、内部クロック信号の供
給を停止させる命令を実行する手段を含む。
【０００７】
【作用】請求項１の２重化システムは、待機系下位装置
のメモリ同期の内部処理以外の時間は内部クロック信号
の供給が停止されるので、消費電力が低減され、メモリ
同期の高信頼性を保てる。また、請求項２、３の２重化
システムは、上位装置により待機系下位装置のメモリ同
期の内部処理割込み制御を行うので、同時に複数の待機
系下位装置のメモリ同期の内部処理が動かないようにし
て、消費電力の安定化もはかれる。
のメモリ同期の内部処理以外の時間は内部クロック信号
の供給が停止されるので、消費電力が低減され、メモリ
同期の高信頼性を保てる。また、請求項２、３の２重化
システムは、上位装置により待機系下位装置のメモリ同
期の内部処理割込み制御を行うので、同時に複数の待機
系下位装置のメモリ同期の内部処理が動かないようにし
て、消費電力の安定化もはかれる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の請求項１の一実施例の２重
化システムのブロック図、図２は上位装置３、４と２重
化装置１、２との制御のシーケンス図である。
化システムのブロック図、図２は上位装置３、４と２重
化装置１、２との制御のシーケンス図である。
【００１０】本実施例は、メモリ同期をとり同期運転す
る２重化装置１、２と、２重化装置１、２をそれぞれ下
位装置として制御する上位装置３、４からなる。
る２重化装置１、２と、２重化装置１、２をそれぞれ下
位装置として制御する上位装置３、４からなる。
【００１１】各下位装置１、２は割込み制御回路などの
内蔵周辺回路を含み、命令により内部クロック信号の供
給を停止させる機能と割込みにより内部クロック信号の
供給を停止させる機能を解除する機能を有する中央処理
装置１１、２１と、メモリ１２、２２と、上位装置とメ
ッセージの送受信を行うメッセージ送受信部１３、２３
と、他系からメモリ同期用データが積み込まれて来るバ
ッファ部１４、２４と、他系の中央処理装置２１、１１
に割込みを発生させる割込み発生部１５、２５とから構
成されている。
内蔵周辺回路を含み、命令により内部クロック信号の供
給を停止させる機能と割込みにより内部クロック信号の
供給を停止させる機能を解除する機能を有する中央処理
装置１１、２１と、メモリ１２、２２と、上位装置とメ
ッセージの送受信を行うメッセージ送受信部１３、２３
と、他系からメモリ同期用データが積み込まれて来るバ
ッファ部１４、２４と、他系の中央処理装置２１、１１
に割込みを発生させる割込み発生部１５、２５とから構
成されている。
【００１２】次に、本実施例の動作を図２のシーケンス
図を参照して説明する。
図を参照して説明する。
【００１３】現用系下位装置１ではメッセージ送受信部
１３が上位装置３からのメッセージを受信すると（ステ
ップ３１）、中央処理装置１１はそのメッセージに従い
メモリ１２の更新処理を行い、それから待機系下位装置
２のバッファ部２４へメモリ同期用データを積み込む
（ステップ３２）。積み込み終了後、現用系下位装置１
の中央処理装置１１は現用系下位装置１の割込み発生部
１５をアクセスし、待機系下位装置２にメモリ同期開始
の割込みを発生させる（ステップ３３）。中央処理装置
１１は待機系下位装置２からメモリ同期終了の割込みが
来るまで、上位装置３からの次のメッセージのメモリ同
期のために待機系下位装置２のバッファ部２４へのメモ
リ同期用データの積み込みは行わない。待機系下位装置
２からメモリ同期終了の割込みが来ると（ステップ３
４）、現用系下位装置１の中央処理装置１１は上位装置
３にメモリ同期終了のメッセージをメッセージ送受信部
１３より送信する（ステップ３５）。
１３が上位装置３からのメッセージを受信すると（ステ
ップ３１）、中央処理装置１１はそのメッセージに従い
メモリ１２の更新処理を行い、それから待機系下位装置
２のバッファ部２４へメモリ同期用データを積み込む
（ステップ３２）。積み込み終了後、現用系下位装置１
の中央処理装置１１は現用系下位装置１の割込み発生部
１５をアクセスし、待機系下位装置２にメモリ同期開始
の割込みを発生させる（ステップ３３）。中央処理装置
１１は待機系下位装置２からメモリ同期終了の割込みが
来るまで、上位装置３からの次のメッセージのメモリ同
期のために待機系下位装置２のバッファ部２４へのメモ
リ同期用データの積み込みは行わない。待機系下位装置
２からメモリ同期終了の割込みが来ると（ステップ３
４）、現用系下位装置１の中央処理装置１１は上位装置
３にメモリ同期終了のメッセージをメッセージ送受信部
１３より送信する（ステップ３５）。
【００１４】待機系下位装置２では中央処理装置２１が
メモリ同期開始の割込みを受けると、中央処理装置２１
の内部クロック信号の供給を停止させる機能を解除し、
メモリ同期処理のため、待機系下位装置２のバッファ部
２４のデータを読み出し、メモリ２２の必要な更新処理
を行い、現用系下位装置１とメモリ同期をとる。メモリ
２２の更新処理終了後、中央処理装置２１は、現用系下
位装置１にメモリ同期終了の割込みを発生させるため待
機系下位装置２の割込み発生部２５をアクセスするとと
もに、中央処理装置２１に内部クロック信号の供給を停
止させる命令を実行する。
メモリ同期開始の割込みを受けると、中央処理装置２１
の内部クロック信号の供給を停止させる機能を解除し、
メモリ同期処理のため、待機系下位装置２のバッファ部
２４のデータを読み出し、メモリ２２の必要な更新処理
を行い、現用系下位装置１とメモリ同期をとる。メモリ
２２の更新処理終了後、中央処理装置２１は、現用系下
位装置１にメモリ同期終了の割込みを発生させるため待
機系下位装置２の割込み発生部２５をアクセスするとと
もに、中央処理装置２１に内部クロック信号の供給を停
止させる命令を実行する。
【００１５】これにより、待機系下位装置２は、現用系
下位装置１から次のメモリ同期開始の割込みを受けるま
で低消費電力の状態で待機していることになる。また、
現用系下位装置１は待機系下位装置２からメモリ同期終
了の割込みが来るまで上位装置３から次のメッセージの
メモリ同期のための、待機系下位装置２のバッファ部２
４へのメモリ同期用データの積み込みは行わないので、
メモリ同期の信頼性を保つことができる。
下位装置１から次のメモリ同期開始の割込みを受けるま
で低消費電力の状態で待機していることになる。また、
現用系下位装置１は待機系下位装置２からメモリ同期終
了の割込みが来るまで上位装置３から次のメッセージの
メモリ同期のための、待機系下位装置２のバッファ部２
４へのメモリ同期用データの積み込みは行わないので、
メモリ同期の信頼性を保つことができる。
【００１６】図３は本発明の請求項２の一実施例の２重
化システムのシーケンス図、図４は消費電力の変化を示
すグラフである。２重化システムのブロック図は図１と
同じものを使用する。
化システムのシーケンス図、図４は消費電力の変化を示
すグラフである。２重化システムのブロック図は図１と
同じものを使用する。
【００１７】次に、本実施例の動作を図３のシーケンス
図を参照して説明する。
図を参照して説明する。
【００１８】現用系下位装置１ではメッセージ送受信部
１３で上位装置３からメッセージを受信すると（ステッ
プ４１）、中央処理装置１１はそのメッセージに従いメ
モリ１２の更新処理を行い、それから待機系下位装置２
のバッファ部２４へメモリ同期用データを積み込む（ス
テップ４２）。積み込み終了後、現用系下位装置１のメ
ッセージ送受信部１３は、上位装置３に待機系下位装置
２へのメモリ同期開始の許可を得るメッセージを送信す
る（ステップ４３）。現用系下位装置１の中央処理装置
１１は上位装置３から許可のメッセージを受信すると
（ステップ４４）、現用系下位装置１の割込み発生部１
５をアクセスし、待機系下位装置２にメモリ同期開始の
割込みを発生させる（ステップ４５）。中央処理装置１
１は待機系下位装置２からのメモリ同期終了の割込みが
来るまで、メモリ同期のための待機系下位装置２のバッ
ファ部２４へのメモリ同期用データの積み込みを行なわ
ない。現用系下位装置１の中央処理装置１１は待機系下
位装置２からメモリ同期終了の割込みがくると（ステッ
プ４６）、上位装置３にメモリ同期終了のメッセージを
メッセージ送受信部１３より送信する（ステップ４
７）。
１３で上位装置３からメッセージを受信すると（ステッ
プ４１）、中央処理装置１１はそのメッセージに従いメ
モリ１２の更新処理を行い、それから待機系下位装置２
のバッファ部２４へメモリ同期用データを積み込む（ス
テップ４２）。積み込み終了後、現用系下位装置１のメ
ッセージ送受信部１３は、上位装置３に待機系下位装置
２へのメモリ同期開始の許可を得るメッセージを送信す
る（ステップ４３）。現用系下位装置１の中央処理装置
１１は上位装置３から許可のメッセージを受信すると
（ステップ４４）、現用系下位装置１の割込み発生部１
５をアクセスし、待機系下位装置２にメモリ同期開始の
割込みを発生させる（ステップ４５）。中央処理装置１
１は待機系下位装置２からのメモリ同期終了の割込みが
来るまで、メモリ同期のための待機系下位装置２のバッ
ファ部２４へのメモリ同期用データの積み込みを行なわ
ない。現用系下位装置１の中央処理装置１１は待機系下
位装置２からメモリ同期終了の割込みがくると（ステッ
プ４６）、上位装置３にメモリ同期終了のメッセージを
メッセージ送受信部１３より送信する（ステップ４
７）。
【００１９】待機系下位装置２では中央処理装置２１が
メモリ同期開始の割込みを受けると（ステップ４５）、
中央処理装置２１の内部クロック信号の供給を停止させ
る機能が解除され、メモリ同期処理のため、待機系下位
装置２のバッファ部２４のデータを読み出し、メモリ２
２の必要な更新処理を行い、現用系下位装置１とメモリ
同期をとる。メモリ２２の更新処理終了後、現用系下位
装置１にメモリ同期終了の割込みを発生させるため、中
央処理装置２１は、待機系下位装置２の割込み発生部２
５をアクセスするとともに、中央処理装置２１に内部ク
ロック信号の供給を停止させる命令を実行する。
メモリ同期開始の割込みを受けると（ステップ４５）、
中央処理装置２１の内部クロック信号の供給を停止させ
る機能が解除され、メモリ同期処理のため、待機系下位
装置２のバッファ部２４のデータを読み出し、メモリ２
２の必要な更新処理を行い、現用系下位装置１とメモリ
同期をとる。メモリ２２の更新処理終了後、現用系下位
装置１にメモリ同期終了の割込みを発生させるため、中
央処理装置２１は、待機系下位装置２の割込み発生部２
５をアクセスするとともに、中央処理装置２１に内部ク
ロック信号の供給を停止させる命令を実行する。
【００２０】これにより、待機系下位装置２は、現用系
下位装置１から次のメモリ同期開始の割込みを受けるま
で低消費電力の状態で待機していることになる。また、
現用系下位装置１は待機系下位装置２からメモリ同期終
了の割込みが来るまで上位装置３からの次のメッセージ
のメモリ同期のために待機系下位装置２のバッファ部２
４へのメモリ同期用データの積み込みは行わないので、
メモリ同期の信頼性を保つことができる。また、上位装
置３のメモリ同期許可の制御により、同時にメモリ同期
をとる待機系下位装置がないので図４のように消費電力
は大きく変動することはない。
下位装置１から次のメモリ同期開始の割込みを受けるま
で低消費電力の状態で待機していることになる。また、
現用系下位装置１は待機系下位装置２からメモリ同期終
了の割込みが来るまで上位装置３からの次のメッセージ
のメモリ同期のために待機系下位装置２のバッファ部２
４へのメモリ同期用データの積み込みは行わないので、
メモリ同期の信頼性を保つことができる。また、上位装
置３のメモリ同期許可の制御により、同時にメモリ同期
をとる待機系下位装置がないので図４のように消費電力
は大きく変動することはない。
【００２１】図５は本発明の請求項３の一実施例の２重
化システムのブロック図、図６は図６の実施例の２重化
システムの制御のシーケンス図である。
化システムのブロック図、図６は図６の実施例の２重化
システムの制御のシーケンス図である。
【００２２】本実施例では、現用系上位装置３から待機
系下位装置２の中央処理装置２１へ割込み信号線が設け
られている点が図１の２重化システムと異なっている。
系下位装置２の中央処理装置２１へ割込み信号線が設け
られている点が図１の２重化システムと異なっている。
【００２３】次に、本実施例の動作を図６のシーケンス
図を参照して説明する。
図を参照して説明する。
【００２４】現用系下位装置１ではメッセージ送受信部
１３で上位装置３からメッセージを受信すると（ステッ
プ５１）、中央処理装置１１はそのメッセージに従いメ
モリ１２の更新処理を行い、それから待機系下位装置２
のバッファ部２４へメモリ同期用データを積み込む（ス
テップ５２）。中央処理装置１１は待機系下位装置２か
らのメモリ同期終了の割込みが来るまで上位装置３から
次のメッセージのメモリ同期のために待機系下位装置２
のバッファ部２４へのメモリ同期用データの積み込みは
行わない。待機系下位装置２からのメモリ同期終了の割
込みが来ると（ステップ５４）、現用系下位装置１の中
央処理装置１１は上位装置３にメモリ同期終了のメッセ
ージをメッセージ送受信部１３より送信する（ステップ
５５）。
１３で上位装置３からメッセージを受信すると（ステッ
プ５１）、中央処理装置１１はそのメッセージに従いメ
モリ１２の更新処理を行い、それから待機系下位装置２
のバッファ部２４へメモリ同期用データを積み込む（ス
テップ５２）。中央処理装置１１は待機系下位装置２か
らのメモリ同期終了の割込みが来るまで上位装置３から
次のメッセージのメモリ同期のために待機系下位装置２
のバッファ部２４へのメモリ同期用データの積み込みは
行わない。待機系下位装置２からのメモリ同期終了の割
込みが来ると（ステップ５４）、現用系下位装置１の中
央処理装置１１は上位装置３にメモリ同期終了のメッセ
ージをメッセージ送受信部１３より送信する（ステップ
５５）。
【００２５】待機系下位装置２では中央処理装置２１が
上位装置３からメモリ同期開始の割込みを受けると（ス
テップ５３）、中央処理装置２１の内部クロック信号の
供給を停止させる機能が解除され、メモリ同期処理のた
め、待機系下位装置２のバッファ部２４のデータを読み
出し、メモリ２２の必要な更新処理を行い、現用系下位
装置１とメモリ同期をとる。メモリ２２の更新処理終了
後、待機系下位装置２は現用系下位装置１にメモリ同期
終了の割込みを発生させるために、待機系下位装置２の
割込み発生部２５をアクセスするとともに、中央処理装
置２１に内部クロック信号の供給を停止させる命令を実
行する。
上位装置３からメモリ同期開始の割込みを受けると（ス
テップ５３）、中央処理装置２１の内部クロック信号の
供給を停止させる機能が解除され、メモリ同期処理のた
め、待機系下位装置２のバッファ部２４のデータを読み
出し、メモリ２２の必要な更新処理を行い、現用系下位
装置１とメモリ同期をとる。メモリ２２の更新処理終了
後、待機系下位装置２は現用系下位装置１にメモリ同期
終了の割込みを発生させるために、待機系下位装置２の
割込み発生部２５をアクセスするとともに、中央処理装
置２１に内部クロック信号の供給を停止させる命令を実
行する。
【００２６】これにより、待機系下位装置２は、上位装
置６から次のメモリ同期開始の割込みを受けるまで低消
費電力の状態で待機していることになる。また、現用系
下位装置１は待機系下位装置２からのメモリ同期終了の
割込みが来るまで上位装置３から次のメッセージのメモ
リ同期のために待機系下位装置２のバッファ部２４への
メモリ同期用データの積み込みは行わないので、メモリ
同期の信頼性を保つことができる。また、上位装置３の
メモリ同期許可の制御により、同時にメモリ同期をとる
待機系下位装置がないので、消費電力は図３の実施例の
場合と同様に大きく変動することはない。
置６から次のメモリ同期開始の割込みを受けるまで低消
費電力の状態で待機していることになる。また、現用系
下位装置１は待機系下位装置２からのメモリ同期終了の
割込みが来るまで上位装置３から次のメッセージのメモ
リ同期のために待機系下位装置２のバッファ部２４への
メモリ同期用データの積み込みは行わないので、メモリ
同期の信頼性を保つことができる。また、上位装置３の
メモリ同期許可の制御により、同時にメモリ同期をとる
待機系下位装置がないので、消費電力は図３の実施例の
場合と同様に大きく変動することはない。
【００２７】
【発明の効果】以上説明したように請求項１の発明は、
待機系装置のメモリ同期の内部処理以外の時間は内部ク
ロック信号の供給を停止するので、消費電力が低減さ
れ、メモリ同期の高信頼性を保てるという結果を有す
る。また、請求項２、３の発明は、上位装置による待機
系下位装置のメモリ同期の内部処理割込み制御を行うこ
とにより、同時に複数の待機系装置のメモリ同期の内部
処理が動かないようにして、消費電力の安定化も図れる
という結果を有する。
待機系装置のメモリ同期の内部処理以外の時間は内部ク
ロック信号の供給を停止するので、消費電力が低減さ
れ、メモリ同期の高信頼性を保てるという結果を有す
る。また、請求項２、３の発明は、上位装置による待機
系下位装置のメモリ同期の内部処理割込み制御を行うこ
とにより、同時に複数の待機系装置のメモリ同期の内部
処理が動かないようにして、消費電力の安定化も図れる
という結果を有する。
【図１】本発明の請求項１、２の一実施例の２重化シス
テムのブロック図である。
テムのブロック図である。
【図２】請求項１の実施例のシーケンス図である。
【図３】請求項２の実施例のシーケンス図である。
【図４】請求項２、３の実施例の消費電力の変化のグラ
フである。
フである。
【図５】本発明の請求項３の一実施例の２重化システム
のブロック図である。
のブロック図である。
【図６】請求項３の実施例のシーケンス図である。
１ 現用系下位装置 ２ 待機系下位装置 ３、４ 上位装置 １１、２１ 中央処理装置 １２、２２ メモリ １３、２３ メッセージ送受信部 １４、２４ バッファ部 １５、２５ 割込み発生部 ３１〜３５、４１〜４７、５１〜５５ ステップ
Claims (3)
- 【請求項１】 メモリ同期をとり同期運転する１つ以上
の２重化装置と、前記２重化装置の各々を下位装置とし
て制御する上位装置とからなり、 各下位装置は少なくとも、割込み制御回路などを内蔵周
辺回路として含み、命令により内部クロック信号の供給
を停止させる機能と内部クロック信号の供給を停止させ
る機能を割込みにより解除する機能を有する中央処理装
置と、メモリと、上位装置とメッセージの送受信を行う
メッセージ送受信部と、他系下位装置がメモリ同期用デ
ータを積み込むためのバッファ部と、他系下位装置の中
央処理装置に割込み信号を発生させる割込み発生部とか
ら構成され、 現用系下位装置の中央処理装置は、現用系下位装置のメ
ッセージ送受信部が上位装置からメッセージを受信する
と、そのメッセージに従いメモリの更新処理を行い、待
機系下位装置のバッファ部へメモリ同期用データを積み
込み、積み込み終了後、現用系下位装置の割込み発生部
をアクセスし、待機系新下位装置にメモリ同期開始の割
込みを発生させ、待機系下位装置からメモリ同期終了の
割込みが来ると、上位装置にメモリ同期終了のメッセー
ジをメッセージ送受信部より送信し、待機系下位装置か
らメモリ同期終了の割込みが来るまで待機系下位装置の
バッファ部へ次のメモリ同期用データの積み込みを行わ
ない手段を含み、 待機系下位装置の中央処理装置は、現用系下位装置から
メモリ同期開始の割込みを受けると、内部クロック信号
の供給を停止させる機能を解除し、メモリ同期処理のた
め、待機系下位装置のバッファ部のデータを読み出し、
メモリの必要な更新処理を行い、メモリの更新処理終了
後、待機系下位装置の割込み発生部をアクセスし、現用
系下位装置にメモリ同期終了の割込みを発生させるとと
もに、内部クロック信号の供給を停止させる命令を実行
する手段を含む２重化システム。 - 【請求項２】 現用系下位装置の中央処理装置が、待機
系下位装置のバッファ部へのメモリ同期用データの積み
込みを終了した後、現用系下位装置のメッセージ送受信
部は待機系下位装置へのメモリ同期開始の許可を得るメ
ッセージを上位装置に送信し、上位装置からメモリ同期
開始の許可のメッセージを現用系下位装置のメッセージ
送受信部が受信すると、現用系下位装置の中央処理装置
は現用系下位装置の割込み発生部をアクセスし、待機系
下位装置にメモリ同期開始の割込みを発生させる、請求
項１記載の２重化システム。 - 【請求項３】 メモリ同期をとり同期運転する１つ以上
の２重化装置と、前記２重化装置の各々を下位装置とし
て制御する上位装置とからなり、 各下位装置は少なくとも、割込み制御回路などを内蔵周
辺回路として含み、命令により内部クロック信号の供給
を停止させる機能と内部クロック信号の供給を停止させ
る機能を割込みにより解除する機能を有する中央処理装
置と、メモリと、上位装置とメッセージの送受信を行う
メッセージ送受信部と、他系下位装置がメモリ同期用デ
ータを積み込むためのバッファ部と、他系下位装置の中
央処理装置に割込み信号を発生させる割込み発生部とか
ら構成され、 現用系下位装置の中央処理装置は、現用系下位装置のメ
ッセージ送受信部が上位装置からメッセージを受信する
と、そのメッセージに従いメモリの更新処理を行い、待
機系下位装置のバッファ部へメモリ同期用データを積み
込み、待機系下位装置からメモリ同期終了の割込みが来
ると、上位装置にメモリ同期終了のメッセージをメッセ
ージ送受信部より送信し、待機系下位装置からメモリ同
期終了の割込みが来るまで待機系下位装置のバッファ部
へ次のメモリ同期用データの積み込みを行わない手段を
含み、 待機系下位装置の中央処理装置は、上位装置からメモリ
同期開始の割込みを受けると、内部クロック信号の供給
を停止させる機能を解除し、メモリ同期処理のため、待
機系下位装置のバッファ部のデータを読み出し、メモリ
の必要な更新処理を行い、メモリの更新処理終了後、待
機系下位装置の割込み発生部をアクセスし、現用系下位
装置にメモリ同期終了の割込みを発生させるとともに、
内部クロック信号の供給を停止させる命令を実行する手
段を含む２重化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327058A JP2707961B2 (ja) | 1993-12-24 | 1993-12-24 | ２重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327058A JP2707961B2 (ja) | 1993-12-24 | 1993-12-24 | ２重化システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07182191A true JPH07182191A (ja) | 1995-07-21 |
| JP2707961B2 JP2707961B2 (ja) | 1998-02-04 |
Family
ID=18194834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327058A Expired - Fee Related JP2707961B2 (ja) | 1993-12-24 | 1993-12-24 | ２重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707961B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022750A (ja) * | 2009-07-15 | 2011-02-03 | Nec Corp | 情報処理装置、情報処理方法、動作環境設定プログラム及び情報処理システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839982A (ja) * | 1981-09-02 | 1983-03-08 | Sanyo Electric Co Ltd | 電子時計 |
| JPH04268643A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 情報処理システム |
-
1993
- 1993-12-24 JP JP5327058A patent/JP2707961B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839982A (ja) * | 1981-09-02 | 1983-03-08 | Sanyo Electric Co Ltd | 電子時計 |
| JPH04268643A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 情報処理システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022750A (ja) * | 2009-07-15 | 2011-02-03 | Nec Corp | 情報処理装置、情報処理方法、動作環境設定プログラム及び情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707961B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07182191A (ja) | ２重化システム | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| JPH0736720A (ja) | 二重化コンピュータ装置 | |
| JPH06187066A (ja) | 複数の中央演算処理装置を有するマイクロプロセッサ | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| KR0174608B1 (ko) | 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP3007404B2 (ja) | 印刷装置および印刷方法 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JP3348177B2 (ja) | プログラマブルコントローラ | |
| JPH0498354A (ja) | 情報処理装置 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPS58218258A (ja) | 伝送制御装置 | |
| JPH04172534A (ja) | 情報処理装置 | |
| JPH09237235A (ja) | 自動通信機能を有する端末装置 | |
| JP2000322376A (ja) | バスインターフェース変換回路 | |
| JPS62233861A (ja) | 記憶装置のキヤンセル制御方式 | |
| JPS5821737B2 (ja) | メモリ・アクセス処理方式 | |
| JPH0756848A (ja) | 拡張ユニット | |
| JP2001352567A (ja) | 構内交換機 | |
| KR19990074420A (ko) | 특정 신호를 이용하여 이중화 방식을 구현하기 위한 메모리제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |