KR0174608B1 - 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 - Google Patents

메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 Download PDF

Info

Publication number
KR0174608B1
KR0174608B1 KR1019950020517A KR19950020517A KR0174608B1 KR 0174608 B1 KR0174608 B1 KR 0174608B1 KR 1019950020517 A KR1019950020517 A KR 1019950020517A KR 19950020517 A KR19950020517 A KR 19950020517A KR 0174608 B1 KR0174608 B1 KR 0174608B1
Authority
KR
South Korea
Prior art keywords
input
internal
external
ram
serial
Prior art date
Application number
KR1019950020517A
Other languages
English (en)
Other versions
KR970007662A (ko
Inventor
권태연
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950020517A priority Critical patent/KR0174608B1/ko
Publication of KR970007662A publication Critical patent/KR970007662A/ko
Application granted granted Critical
Publication of KR0174608B1 publication Critical patent/KR0174608B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1081Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1689Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
마이컴에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
마이컴 내부에 구비되는 중앙연산처리장치의 동작 없이 외부장치로부터 입력되는 직렬데이타의 처리를 수행 가능하도록 하여 중앙연산처리장치의 불필요한 동작에 따른 전력소비 감소 및 디지털 잡음의 영향을 줄일 수 있는 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법의 구현에 관한 것이다.
3. 발명의 해결방법의 요지
직렬데이타 처리 요구 신호의 입력이 감지되면, 데이터버스 및 제어버스, 어드레스버스를 하이임피던스 상태로 유지시키도록 처리하고, 제어부, 내부램, 내부 디코더, 내부어드레스 드라이버를 비활성 상태로 처리하며, 입력되는 직렬데이타를 발생되는 직렬 클럭에 동기하여 상기 외부램으로 저장하도록 하는 마이컴 및 그 제어 방법을 특징으로 한다.
4. 발명의 중요한 용도
페이져에 적용되는 마이컴

Description

메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법
제1도는 종래 마이컴의 블럭 구성도.
제2도는 종래 마이컴에서의 직렬데이타 억세스방법을 나타내는 흐름도.
제3도는 본 발명에 따른 메모리 직접 억세스 기능을 갖는 마이컴의 블록 구성도.
제4도는 본 발명에 따른 마이컴에서의 직렬데이타 억세스 방법을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어부 20 : 내부디코더
30 : 내부어드레스 드라이버 40 : 롬
50 : 내부램 60 : 데이터버스
70 : 입출력포트 80 : 외부램
90 : 외부디코더 100 : 외부어드레스 드라이버
110 : 직렬통신 입출력포트
본 발명은 마이컴에 관한 것으로, 특히 마이컴 내부에 구비되는 중앙연산처리장치(CPU ; Central Processing Unit)의 동작 없이 외부장치로부터 입력되는 직렬데이타의 처리를 수행가능하도록 하여 중앙연산처리장치의 불필요한 동작에 따른 전력소비 감소 및 디지털 잡음의 영향을 줄일 수 있는 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법에 관한 것이다.
제1도는 종래 마이컴의 블럭 구성도를 나타내며, 이를 참조하여 메모리 억세스 동작을 수행하는 종래 마이컴의 구성을 살펴보면 다음과 같다.
먼저, 구비된 제어부(10)는 마이컴에 필요한 전반적인 동작을 제어하며 이는 통상 중앙연산처리장치(Central Processor Unit ; CPU)로 불리운다. 롬(40)은 비휘발성 메모리로서 직렬데이타 억세스 처리 수행 프로그램 등 필요한 여러 가지 제어 프로그램을 저장하고 있다. 내부램(50)은 상기 제어부(10)의 제어동작에 의해 억세스 되는 데이타가 저장되며, 상기 제어부(10)는 상기 내부램(50)에 저장된 필요한 데이타 등을 억세스 한다. 데이타버스(60)는 상기 제어부(10)의 제어부에 의해 상기 롬(40)과 상기 내부램(50)과 입출력포트(70)간에 필요 데이타의 전송이 이루어지며, 상기 데이타버스(60)로부터 필요한 데이타의 억세스가 이루어진다. 입출력포트(70)는 직렬 입출력포트와 병렬 입출력포트 등을 포함하는 구성을 가지고 있으며, 외부장치들과 상기 제어부(10)와의 인터페이스 수행을 이룬다. 그리고, 내부디코더(20)는 상기 제어부의 제어하에 상기 롬(40)으로부터 해당되는 데이타의 독출이 이루어지도록 하며, 내부어드레스드라이버(30)는 상기 제어부(10)의 제어하에 상기 롬(40)의 해당 어드레스를 독출하도록 하는 동작을 수행한다.
한편, 상기 입출력포트(70)를 통하여 직렬데이타 신호가 들어왔을 경우에 상기 제어부(10)는 제2도에 도시된 동작의 흐름에 따른 직렬데이타 처리 동작을 수행한다.
제2도를 참조하면, 200단계에서 제어부(10)는 상기 입출력포트(70)를 통해 외부 장치로부터의 직렬데이타 입력이 있음에 해당하여 발생하는 직렬데이타 처리요구신호의 발생 여부를 감지한다. 상기 200단계에서 직렬데이타 처리요구신호의 발생이 감지되는 것으로 판단되면, 210단계를 수행한다. 상기 210단계에서 상기 제어부(10)는 상기 입출력포트(70)로 입력된 직렬데이타를 상기 내부램(50)에 저장하도록 상기 내부램(50)을 제어하거나, 상기 내부램(50)으로부터 상기 입력된 직렬데이타의 특성에 따라 필요한 데이타를 읽어내도록 하는 메모리 억세스 동작을 수행한다. 상기 210단계의 동작 수행을 완료한 후, 220단계의 동작 수행을 진행한다. 그러면, 상기 220단계에서 상기 제어부(10)는 상기 입출력포트(70)를 통하여 또 다른 직렬데이타의 입력에 따른 해당 직렬데이타 처리요구신호의 발생 여부를 감지하고, 직렬데이타 처리요구신호가 감지되는 것으로 판단되면, 상기한 210단계의 동작을 반복하여 수행한다. 그러나, 상기 220단계에서 더 이상의 직렬데이타 처리요구신호가 없는 것으로 검사되면 상기한 메모리 억세스 동작 수행을 종료한다.
따라서, 상술한 바와 같은 종래 마이컴의 직렬데이타 처리에 있어, 상기 제어부(10)는 직렬데이타가 입력되는 직렬 통신 인터페이스 동작 중에 반드시 메모리 억세스 동작을 수행하도록 되어있다. 제어부(10)의 제어를 굳이 필요로 하지 않는 입력 직렬데이타의 인터페이스 처리에 있어서도 상기 제어부(10)의 동작을 반드시 필요로 하고 있어, 제어부(10)의 동작에 따라 발생하는 불필요한 전력 소비 및 디지털 잡음에 의한 영향의 발생을 야기하였다.
이러한 종래 마이컴의 동작에 따른 디지털 잡음의 영향을 구체적 일 예로서 잠시 설명하면, 통상적인 무선호출기에 상기한 바와 같은 구성의 마이컴이 내장되는 경우, 수신되는 메시지를 단지 저장하고자 하는 메모리 억세스 동작에 있어서도 구비된 제어부의 동작 수행에 따라 발생되는 다지털 잡음은 오히려 무선호출신호 수신장치의 정상적인 동작을 방해함으로 메시지 수신에 있어 예기치 못한 에러를 야기하는 경우가 있게 된다. 즉, 상기 제어부(10)의 동작에 따라 외부장치로부터의 직렬데이타 입력 및 그에 따른 처리 동작이 정상적으로 이루어지지 못하는 경우가 종종 발생하기도 하였다. 결국, 제어부(10)의 동작에 따른 디지털 잡음의 발생은 마이컴이 내장된 제품의 동작 신뢰도를 저하시키는 문제를 야기하는 원인이 되었다.
따라서, 본 발명의 목적은 마이컴 내부의 메모리를 외부의 장치들이 직접적으로 제어가능한 구조를 달성하여, 외부장치로부터 입력되는 직렬데이타의 처리에 있어 제어부(Central Processing Unit;CPU)의 동작없이 처리할 수 있도록 하는, 그리고, 제어부의 동작에 따른 전력의 낭비 및 디지털 잡음 방상 영향을 줄이고자 하는 직접 메모리 억세스 기능을 갖는 마이컴 및 그 제어 방법의 제공에 있다.
이러한 목적을 달성하기 위한 본 발명은, 외부장치로부터 출력되는 직렬데이타 처리 요구 및 완료 신호를 입력받는 입출력 포트와, 입력되는 직렬데이타를 저장하는 외부램과, 외부장치로부터 입력된 직렬데이타와 상기 외부램간의 인터페이싱을 행하는 직렬통신입출력포트와, 상기 직렬통신입출력포트의 인터페이싱에 따라 발생되는 직렬클럭에 동기되어 직렬어드레스를 발생하여 상기 외부램의 억세스 동작을 수행하는 외부디코더 및 외부어드레스드라이버와, 상기 입출력포트로 입력되는 직렬데이타 처리 요구 신호에 응답하여 비활성 상태로의 전환과 상기 데이타버스 및 각종 제어버스, 어드레스버스들의 하이임피던스(Hi-Impeadence)상태의 유지 및 해제를 제어하는 제어부를 더 구비하는 마이컴을 제안한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 직렬데이타 처리 요구 신호의 입력이 감지되면, 상기 데이타버스 및 제어버스, 어드레스버스를 하이임피던스 상태로 유지시키도록 처리하는 제1과정과, 상기 제어부, 내부램, 내부 디코더, 내부어드레스 드라이버를 비활성 상태로 처리하는 제2과정과, 입력되는 직렬데이타를 발생되는 직렬 클럭에 동기하여 상기 외부램으로 저장하는 제3과정으로 이루어지는 직접 메모리 억세스 방법을 제안한다.
이하 본 발명을 첨부한 도면들을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 직접 메모리 억세스 기능을 갖는 마이컴의 내부 구성도를 나타내는 도면인데, 이를 참조하면, 마이컴에 필요한 전반적인 동작을 제어하는 제어부(10)와, 직렬데이타 억세스 방법 등 여러 가지 제어 프로그램을 저장하고 있는 롬(40)과, 상기 제어부(10)의 제어동작에 따라 억세스되는 데이타등을 저장하는 내부램(50)과, 상기 제어부(10)의 제어에 의해 상기 롬(40)과 상기 내부램(50)과 입출력포트(70)와 추가로 구비되는 외부램(80)으로의 데이타 억세스 경로를 마련해주는 데이타버스(60)와, 그리고 내부디코더(20), 내부어드레스(30)등을 포함하고 있으며, 또한, 외부장치와 소정 신호를 인터페이싱하는 입출력포트(70)를 구비한다. 이들은 상기 제1도에 도시된 종래 마이컴의 블럭 구성과 동일하며, 각각 구성 요소들의 동작 또한 상기 제1도에 도시된 종래 마이컴의 동작 상황에서는 동일하게 된다. 한편, 본 발명의 실시에 있어 상기 제어부(10)는 상기 데이타버스(60) 및 각종 제어버스, 어드레스버스들이 하이임피던스(Hi-Impeadence)상태를 유지하도록 하거나 혹은 하이임피던스 상태를 해제하도록 처리하는 제어 동작을 수행하며, 상기 입출력포트(70)에 입력되는 직렬데이타 처리 요구 신호 및 직렬데이타 처리 완료 신호에 응답하여 활성(Active)상태 혹은 비활성(Stand By)상태를 수행한다. 참고로, 상기 하이임피던스 상태라 함은 데이타 버스 혹은 제어버스, 어드레스 버스가 데이타 전송을 이루지 못하는 상태에 있는 상태를 말하는 것이며, 상기한 활성상태는 상기 제어부(10)가 해당 동작 수행을 이루는 상태를 말하는 것이고, 비활성상태는 상기 제어부(10)가 해당 동작을 수행하지 않는 상태를 말하는 것이다. 비활성 상태의 경우 상기 제어부(10)는 전력소모를 하지 않음은 물론 제어프로그램에 따른 어떠한 동작 수행도 하지 않음으로 디지털 잡음의 방사 또한 발생하지 않는 상태이다.
본 발명을 실시함에 따른 마이컴의 구성에서는 참조부호 200으로 표시되어 도시된 별도의 외부램인터페이스장치가 더 부가되어 구비되는데, 상기한 외부램인터페이스장치(200)의 구성 및 동작을 하기에 설명한다.
먼저, 상기 외부램인터페이스장치(200)는 외부장치로부터 입력된 직렬데이타 신호를 입력받아 외부램(80)과의 데이타 인터페이싱을 수행하도록 하는 직렬통신입출력포트(110)를 구비한다. 상기 직렬통신입출력포트(110)는 내부에 버퍼를 포함하고 있어 외부장치로부터의 직렬데이타를 입력받으면 이를 인터페이싱 처리에 앞서 임시 저장하며, 상기 버퍼로 입력되는 직렬데이타 저장이 완료되면, 이를 상기 외부램(80)으로 출력한다. 상기 직렬통신입출력포트(110)는 상술한 종래 입출력포트(70)와 외부장치로부터의 데이타를 인터페이싱하는 동작 수행의 측면에 있어서는 동일하지만, 상기 직렬통신입출력포트(110)는 상기 제어부(10)의 제어없이 입력되어 내부의 버퍼로 저장되는 외부 직렬데이타의 량에 따라 상기 외부램(80)과의 인터페이싱을 수행하도록 되어 있다는 점이다. 즉, 상기 외부장치로부터 입력되는 직렬데이타가 상기 직렬통신입력포토(110) 내부의 버퍼 용량에 해당하는 만큼 저장 완료되면, 저장 완료된 직렬데이타를 상기 외부램(80)으로 출력하는 동작을 수행하는 것이다. 상기 외부램(80)은 상기 직렬통신입출력포트(110) 내부의 버퍼에 저장 완료된 후 출력되는 직렬통신데이타가 저장되며, 상기 외부램(80)에 저장된 직렬데이타는 상기 제어부(10)의 제어하에 억세스 된다. 상기 제3도의 도면에서는 상기 외부램(80)이 별도의 구성으로서 도시되어 있지만, 실시자의 의도에 따라서는 상기 내부램(50)의 일정 영역이 할당되어 사용될 수 있다. 이때에는 어드레스를 달리하여 내부램과 외부램으로 구분할 수 있을 것이다. 그리고, 상기 외부램(80)의 억세스는 상기 제어부(10)로부터의 제어에 따라 외부 디코터(90)와 외부어드레스드라이버(100)의 동작을 통해 수행되며, 동시에 상기 직렬통신입출력포트(110)에 직렬데이타 입력이 이루어짐에 따라 발생되는 직렬클럭에 동기되어 동작하는 상기 외부디코더(80)와 외부 어드레스드라이버(100)의 동작을 통해 수행된다. 전자의 경우는 상기 제어부(10)가 활성상태에 있는 경우의 억세스 동작이 되며, 후자의 경우는 상기 제어부(10)가 비활성상태에 있는 경우의 억세스 동작이 된다. 그리고, 후자의 동작을 보다 상세히 설명하면, 상기 직렬통신입출력포트(110)에 외부장치로부터의 데이타 입력이 있으며, 상기 직렬통신입출력포트(110)는 직렬어드레스를 발생하게 되며, 상기 발생된 직렬어드레스에 해당하여 상기 직렬통신입출력포트(110)에 입력되는 외부장치의 데이타가 상기 외부램(80)에 저장되도록 상기 외부어드레스드라이버(100)와 외부디코더(90)의 동작이 이루어지는 것이다.
정리하여, 상기 제3도에 도시된 마이컴의 동작을 살펴보면, 본 발명에 따른 외부램인터레이스장치(200)는 항상 활성상태를 유지하며 외부장치로부터 입력되는 직렬데이타를 인터페이싱하여 상기 외부램(80)에 저장하는 동작 수행을 이루며, 상기 외부램인터페이스장치(200)를 제외한 마이컴의 다른 구성 및 각종 데이타 버스 및 제어버스 등은 제어부(10)으로부터 별도의 동작 명령이 없는 상태에 있어서 상기 제어부(10)의 제어하에 비활성상태 혹은 하이임피던스 상태를 수행하게 된다. 여기서 별도의 동작 명령이라 함은 상기 마이컴의 동작을 필요로 하는 여러 요구 신호들의 발생을 뜻한다.
상기한 제3도에 도시된 마이컴에 적용되어 실시되는 외부램(80)의 억세스 동작은 첨부되는 제4도의 동작 흐름도에 도시되어 있으며, 이를 참조하여 본 발명에 따른 직접 메모리 억세스 기능을 갖는 마이컴에서의 직렬데이타 억세스 방법을 하기에 설명한다.
참고로, 상기 제4도의 동작 흐름도는 상기 제어부(10) 및 그 주변 구성요소가 활성상태에 있는 경우에 있어서 실시되는 동작의 흐름을 나타내는 도면이다. 상기 제4도에서는 상기 제어부(10) 및 그 주변 구성 요소가 활성상태에 있는 경우에 있어서의 동작을 나타내지만, 본 발명의 실시는 상기 마이컴이 적용되는 기기 혹은 실시자의 의도에 따라 상기 제어부(10) 및 그 주변 구성요소가 비활성상태에 있는 경우에 있어서도 수행이 이루어진다. 이러한 경우에 있어서의 동작은 하기에서 언급된다.
상기 제4도를 참조하면, 먼저, 상기 마이컴에 있어서 모든 구성요소들, 즉, 제어부(10), 롬(40), 내부램(50), 내부디코더(20) 및 내부어드레스드라이버(30), 데이타버스(60), 각종 제어버스 및 어드레스 버스 등, 그리고, 상기 외부인터페이스장치(200)는 활성상태 및 정상적인 동작 수행 상태에 있게 된다. 상기 마이컴이 이러한 동작 수행을 이루는 상태에서, 300단계에서 소정 외부장치로부터 상기 마이컴으로의 직렬데이타 출력에 따른 직렬데이타 처리요구신호가 상기 입출력포트(70)로 입력되는지 여부를 판단한다. 상기 300단계에서 직렬데이타 처리요구신호의 입력이 감지되는 경우, 310단계에서 상기 제어부(10)는 상기 마이컴에 있어서 구비된 상기 데이타버스(60) 및 각종 요소들을 비활성 상태로 유지시킨다. 이와 동시에 상기 제어부(10) 또한 상기 감지된 직렬데이타 처리 요구 신호로 응답하여 비활성상태를 유지하게 된다. 그러나, 상기 310단계의 동작 수행에 있어 상기 외부램인터페이스장치(200) 내에 구비된 각종 구성요소들 및 데이타버스, 제어버스, 어드레스버스의 동작 및 상태는 정상적으로 계속하여 유지되도록 한다. 즉, 상기 310단계의 동작 수행이 이루어지면, 상기 마이컴에 있어서 상기 외부램 인터페이스장치(200)를 제외한 모든 구성요소들은 비활성상태에 있게 되거나 하이임피던스 상태를 유지하게 된다. 320단계에서 상기 직렬통신입출력포트(110)는 외부장치로부터의 직렬데이타를 입력받아 내부의 버퍼에 저장하고, 버퍼에 일정정도의 직렬데이타 저장이 완료되면 상기 외부램(80)으로 저장된 직렬데이타를 출력한다. 이때 상기 직렬통신입출력포트(110)는 직렬데이타 입력에 따라 발생되는 직렬클럭을 상기 외부 어드레스드라이버(100)로 출력하며, 상기 외부디코더(80)와 상기 외부 어드레스드라이버(100)는 상기 출력되는 직렬클럭에 동기하여 직렬어드레스를 발생하는 동작 수행을 이룬다. 상기 발생된 직렬어드레스에 해당하여 상기 외부램(80)으로의 직렬데이타 저장 동작이 이루어진다.
상기 320단계의 수행중, 330단계에서는 상기 마이컴으로 더 이상의 직렬데이타 출력을 이루지 않음에 따라 상기 외부장치로부터 발생되는 직렬데이타 처리 완료 신호가 상기 입출력포트(70)에 감지되는지를 판단한다. 상기 330단계에서 직렬데이타 처리 완료 신호의 입력이 있는 것으로 감지되면, 상기 310단계의 동작수행에 따라 비활성 상태에 있던 상기 제어부(10)는 활성 상태로 전환되며, 활성상태로 전환된 상기 제어부(10)의 제어하에 비활성상태 및 하이임피던스 상태를 유지하던 상기 마이컴의 각종 구성요소들은 정상적인 상태로 복원되게 된다. 이 경우 각 구성요소들의 동작 수행이 정상적으로 이루어짐, 데이타버스 및 각종 제어버스, 어드레스 버스들은 하이이피던스 상태에서 해제되어 해당 데이타의 전송동작을 이루게 된다. 그리고, 340단계에서는 상기 300단계와 마찬가지로 외부장치로부터의 직렬데이타 처리요구신호가 있는지를 감지하여, 감지되는 것으로 판단되면, 상기 310단계의 동작 수행을 이루고, 감지되지 않는 것으로 판단되면, 해당 상태를 유지한다.
한편, 상기 제4도의 동작과 달리, 마이컴이 비활성상태 및 하이임피던스 상태를 미리 유지하고 있던 경우라면, 상기 310단계의 동작 수행은 생략될 것이며, 또한, 외부램(80)으로의 직렬데이타 저장 동작이 완료된 후의 동작 또한 비활성상태 및 하이임피던스 상태를 유지하는 동작의 수행이 이루어질 것이다.
상술한 본 발명의 이해를 돕기 위하여, 본 발명에 따른 마이컴이 실제 기기에 적용되는 경우를 하기에 간략히 설명하고자 하며, 실 예로서 통상 사용되는 페이져(Pager)에 적용된 경우를 설명한다.
페이져는 통상 공중망을 통해 전송되는 무선 아날로그 신호를 수신하여 소정 디지털 데이타로 변환하여 이를 처리토록 하는 RF부와, 상기 RF부로부터 출력되는 데이타를 처리하는 마이컴을 필히 구비하는데, 상기 RF부에 수신된 데이타를 상기 마이컴이 처리함에 있어 내부에 구비된 제어부의 동작으로 인하여 발생된 디지털 잡음의 방사는 상기 RF부의 정상적인 동작을 방해하게 된다. 이때 본 발명에 따른 마이컴을 상기한 페이져에 적용하면, 상기 RF부로 수신된 데이타를 본 발명에 따른 마이컴이 처리하는 경우, 구비된 제어부는 비활성 상태가 됨과 동시에 각종 버스들을 하이임피던스 상태로 유지시킨다. 그러나, 내부에 구비된 외부램에는 상기 RF부로부터 출력되는 디지털 데이타가 저장되고, 이러한 저장 동작은 상기 제4도의 동작 흐름에 따라 이루어지게 된다.
상술한 바와 같이 본 발명은 마이컴 내부에 별도의 외부장치로부터 억세스 가능한 외부램을 구비시켜, 제어부의 동작을 수반하지 않고 입력되는 데이타의 저장 동작을 수행할 수 있으므로, 앞서 언급된 디지털 잡음의 방사에 의한 기기의 오동작과 불필요하게 소모되는 전력을 절감 할 수 있는 이점을 가진다.

Claims (3)

  1. 직렬데이타 억세스를 이루는 제어 프로그램을 저장하는 롬과, 억세스 되는 데이타를 저장하는 내부램과, 상기 롬 및 내부램의 억세스를 이루는 내부디코더 및 내부어드레스 등의 각종 데이타 처리장치를 구비하고, 상기 각종 데이타 처리장치들간의 데이타 억세스 경로를 마련하는 데이타버스 및 각종 제어버스 및 어드레스 버스를 구비하며, 외부장치로부터 입력되는 직렬데이타를 억세스 하는 마이컴에 있어서, 상기 외부장치로부터 출력되는 직렬데이타 처리요구 및 완료신호를 입력받는 입출력 포트와, 입력되는 직렬데이타를 저장하는 외부램과, 외부장치로부터 입력된 직렬데이타와 상기 외부램간의 인터페이싱을 행하는 직렬통신 입출력포트와, 상기 직렬통신입출력포트의 인터페이싱에 따라 발생되는 직렬클럭에 동기되어 직렬어드레스를 발생하여 상기 외부램의 억세스 동작을 수행하는 외부 디코더 및 외부 어드레스드라이버와, 상기 입출력포트로 입력되는 직렬데이타 처리 요구 신호에 응답하여 비활성 상태로의 전환과 상기 데이타 버스 및 각종 제어버스, 어드레스버스들의 하이임피던스 상태의 유지 및 해제를 제어하는 제어부를 더 구비하고 있음을 특징으로 하는 마이컴.
  2. 활성상태 및 비활성 상태를 수행하는 제어부, 내부램, 상기 제어부의 제어하게 상기 내부램의 데이타 억세스를 이루는 내부디코더 및 내부어드레스드라이버, 외부장치로부터 출력되는 직렬데이타 처리 요구 및 완료 신호와 상기 제어부간의 인터페이싱을 행하는 입출력 포트와; 외부램, 상기 외부램의 데이타 억세스를 이루는 외부디코더, 외부장치로부터 입력된 직렬데이타와 상기 외부램간의 인터페이싱을 행하는 직렬통신 입출력포트와; 상기 각 장치들간의 데이타 억세스 경로를 마련하는 데이타버스와 각종 제어버스 및 어드레스 버스를 구비하는 마이컴의 메모리 억세스 방법에 있어서, 직렬데이타 처리 요구 신호의 입력이 감지되면, 상기 데이타 버스 및 제어버스, 어드레스버스를 하이임피던스 상태로 유지시키도록 처리하는 제1과정과, 상기 제어부, 내부램, 내부 디코더, 내부어드레스 드라이버를 비활성 상태로 처리하는 제2과정과, 입력되는 직렬데이타를 발생되는 직렬 클럭에 동기하여 상기 외부램으로 저장하는 제3과정으로 이루어짐을 특징으로 하는 직접 메모리 억세스 방법.
  3. 제2항에 있어서, 상기 제3과정에서, 직렬데이타 처리 완료 신호입력이 감지되면, 하이임피던스 상태의 상기 데이타 버스 및 제어버스, 어드레스 버스를 정상 상태로 전환하여 유지시키도록 처리하는 과정과, 비활성 상태의 상기 제어부, 내부램, 내부 디코더, 내부어드레스 드라이버를 활성 상태로 전환하도록 처리하는 과정을 더 구비하고 있음을 특징으로 하는 직접 메모리 억세스 방법.
KR1019950020517A 1995-07-12 1995-07-12 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 KR0174608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020517A KR0174608B1 (ko) 1995-07-12 1995-07-12 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020517A KR0174608B1 (ko) 1995-07-12 1995-07-12 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR970007662A KR970007662A (ko) 1997-02-21
KR0174608B1 true KR0174608B1 (ko) 1999-04-01

Family

ID=19420462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020517A KR0174608B1 (ko) 1995-07-12 1995-07-12 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR0174608B1 (ko)

Also Published As

Publication number Publication date
KR970007662A (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
KR20020007294A (ko) 대기동안에 다른 데이터 처리 유닛의 메모리로의 액세스를가지는 데이터 처리 유닛
KR0174608B1 (ko) 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법
US6138188A (en) Buffer management device and method for improving buffer usage and access performance in data processing system
US7093148B2 (en) Microcontroller Operable in normal and low speed modes utilizing control signals for executing commands in a read-only memory during the low speed modes
JP2617621B2 (ja) 低速/高速インタフェース回路
KR20000005448U (ko) 프로세서 이중화 시스템
JP2707961B2 (ja) 2重化システム
JP2701386B2 (ja) キャッシュメモリコントローラ
KR20000026338A (ko) Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법
KR100377931B1 (ko) 이중화 시스템의 제어장치 및 방법
JP2647962B2 (ja) 表示制御装置
KR20010015489A (ko) 프로세서 이중화 시스템
JP4174272B2 (ja) デバイス制御装置
JPH11338716A (ja) 無線端末、及び無線端末における受信方法
JP2877188B2 (ja) データ通信監視システム
JPH1196103A (ja) メモリ監視機能付i/oコントローラ
KR100480083B1 (ko) 동기 메모리의 이중화 방법
JP2648017B2 (ja) マイクロコンピュータ
JP2919357B2 (ja) Cpuインタフェース回路
JPH11149447A (ja) Cpuアクセス方式
KR20000051901A (ko) 이중화 프로세서 보드를 구비한 교환기에서 메모리 액세스 방법
JPH03113649A (ja) 書込みデータ転送装置
JPH1083384A (ja) マイクロコンピュータ
JPS61133465A (ja) Cpuの切換方法
JPH064469A (ja) 入出力装置制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071011

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee