JPH09218788A - インサービス直接ダウンロード方式 - Google Patents
インサービス直接ダウンロード方式Info
- Publication number
- JPH09218788A JPH09218788A JP8023618A JP2361896A JPH09218788A JP H09218788 A JPH09218788 A JP H09218788A JP 8023618 A JP8023618 A JP 8023618A JP 2361896 A JP2361896 A JP 2361896A JP H09218788 A JPH09218788 A JP H09218788A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- storage element
- bus
- program
- new program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】装置のＣＰＵに対するソフトウエアのダウンロ
ード方式に関し、装置の機能に対する影響を小さくし、
既存のソフトウエア資源の有効利用を図る。 【解決手段】被ダウンロードＣＰＵ１４に対して、その
ソフトウエアの更新等を制御するＣＰＵ５と、ＣＰＵ１
４の動作プログラムを保持し、ＣＰＵ１４とＣＰＵ５の
双方からアクセス可能な共有記憶素子１３とを備え、Ｃ
ＰＵ５が、外部から新たなプログラム・データを受け取
って共有記憶素子１３に書き込み、ＣＰＵ１４の動作を
停止して共有記憶素子１３におけるＣＰＵ１４の動作プ
ログラムを新プログラムから旧プログラムに変更したの
ち、ＣＰＵ１４を動作させてＣＰＵ１４による新プログ
ラムの実行の正常性を確認する処理を、ＣＰＵ１４によ
る共有記憶素子１３に格納された旧プログラム・データ
の実行との競合を調停しながら行なうことによって、イ
ンサービスでＣＰＵ１４に新プログラムをダウンロード
する。
ード方式に関し、装置の機能に対する影響を小さくし、
既存のソフトウエア資源の有効利用を図る。 【解決手段】被ダウンロードＣＰＵ１４に対して、その
ソフトウエアの更新等を制御するＣＰＵ５と、ＣＰＵ１
４の動作プログラムを保持し、ＣＰＵ１４とＣＰＵ５の
双方からアクセス可能な共有記憶素子１３とを備え、Ｃ
ＰＵ５が、外部から新たなプログラム・データを受け取
って共有記憶素子１３に書き込み、ＣＰＵ１４の動作を
停止して共有記憶素子１３におけるＣＰＵ１４の動作プ
ログラムを新プログラムから旧プログラムに変更したの
ち、ＣＰＵ１４を動作させてＣＰＵ１４による新プログ
ラムの実行の正常性を確認する処理を、ＣＰＵ１４によ
る共有記憶素子１３に格納された旧プログラム・データ
の実行との競合を調停しながら行なうことによって、イ
ンサービスでＣＰＵ１４に新プログラムをダウンロード
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ソフトウエア・ダ
ウンロード方式に関し、特に伝送装置等において、イン
サービスでソフトウエアをダウンロードしてアップデー
トするための、インサービス直接ダウンロード方式に関
するものである。
ウンロード方式に関し、特に伝送装置等において、イン
サービスでソフトウエアをダウンロードしてアップデー
トするための、インサービス直接ダウンロード方式に関
するものである。
【０００２】伝送装置の場合、保守業務は回線サービス
の中断等を伴ってはならない場合が多い。従って、伝送
装置や回線の監視・制御を行なうＣＰＵ（中央処理装
置）のソフトウエアを更新する場合には、インサービス
で行なえるようにすることが要求されている。
の中断等を伴ってはならない場合が多い。従って、伝送
装置や回線の監視・制御を行なうＣＰＵ（中央処理装
置）のソフトウエアを更新する場合には、インサービス
で行なえるようにすることが要求されている。
【０００３】このような場合の、ソフトウエアのダウン
ロード方式は、回線サービス処理に与える影響が少ない
とともに、ダウンロードのための新たなソフトウエアの
追加を必要としないものであることが望ましい。
ロード方式は、回線サービス処理に与える影響が少ない
とともに、ダウンロードのための新たなソフトウエアの
追加を必要としないものであることが望ましい。
【０００４】
【従来の技術】従来、インサービスでソフトウエアをダ
ウンロードすることが必要になったとき、各ＣＰＵに現
用／予備のＥＥＰＲＯＭを有する場合には、被ダウンロ
ードＣＰＵの処理時間の一部を割いて、ネットワーク監
視装置等から予備ＥＥＰＲＯＭへのソフトウエアのダウ
ンロード処理を行なうことによって、ソフトウエアを更
新する方式が主流であった。
ウンロードすることが必要になったとき、各ＣＰＵに現
用／予備のＥＥＰＲＯＭを有する場合には、被ダウンロ
ードＣＰＵの処理時間の一部を割いて、ネットワーク監
視装置等から予備ＥＥＰＲＯＭへのソフトウエアのダウ
ンロード処理を行なうことによって、ソフトウエアを更
新する方式が主流であった。
【０００５】また、装置外部からソフトウエアをダウン
ロードする機能を有しない装置の場合には、各ＣＰＵに
ソフトウエア・ファイルを転送する機能を持たせるとと
もに、現用／予備のソフトウエアを切り換える機能を、
各ＣＰＵのソフトウエアに新たに持たせることによっ
て、ソフトウエアのダウンロードを行なうようにしてい
た。
ロードする機能を有しない装置の場合には、各ＣＰＵに
ソフトウエア・ファイルを転送する機能を持たせるとと
もに、現用／予備のソフトウエアを切り換える機能を、
各ＣＰＵのソフトウエアに新たに持たせることによっ
て、ソフトウエアのダウンロードを行なうようにしてい
た。
【０００６】
【発明が解決しようとする課題】インサービスでソフト
ウエアのダウンロードを行なう方式として、各ＣＰＵに
現用／予備のＥＥＰＲＯＭを有する場合に、被ダウンロ
ードＣＰＵの処理時間の一部を割いて、予備ＥＥＰＲＯ
Ｍに対するソフトウエア・ダウンロードの処理を行なっ
て、ソフトウエアを更新する方式では、ＣＰＵの処理時
間が減少するため、回線監視・制御等の、被ダウンロー
ドＣＰＵの処理性能が低下し、伝送装置の本来のサービ
スの処理に影響を受けるという問題があった。
ウエアのダウンロードを行なう方式として、各ＣＰＵに
現用／予備のＥＥＰＲＯＭを有する場合に、被ダウンロ
ードＣＰＵの処理時間の一部を割いて、予備ＥＥＰＲＯ
Ｍに対するソフトウエア・ダウンロードの処理を行なっ
て、ソフトウエアを更新する方式では、ＣＰＵの処理時
間が減少するため、回線監視・制御等の、被ダウンロー
ドＣＰＵの処理性能が低下し、伝送装置の本来のサービ
スの処理に影響を受けるという問題があった。
【０００７】また、装置外部からソフトウエアをダウン
ロードする機能を有しない装置の場合には、ソフトウエ
ア・ダウンロード可能にするために、ソフトウエア・フ
ァイルの転送機能や、現用／予備のソフトウエアの切換
機能等の、新たな機能の付加が必要となり、既存のダウ
ンロード未対応ソフトウエアをそのまま利用することが
できないという問題があった。
ロードする機能を有しない装置の場合には、ソフトウエ
ア・ダウンロード可能にするために、ソフトウエア・フ
ァイルの転送機能や、現用／予備のソフトウエアの切換
機能等の、新たな機能の付加が必要となり、既存のダウ
ンロード未対応ソフトウエアをそのまま利用することが
できないという問題があった。
【０００８】本発明は、このような従来技術の課題を解
決しようとするものであって、伝送装置の本来の機能で
ある、回線サービス処理に与える影響を極力小さくする
とともに、既存のソフトウエア資源を有効利用しなが
ら、ソフトウエア・ダウンロードを可能にする、インサ
ービス直接ダウンロード方式を提供することを目的とし
ている。
決しようとするものであって、伝送装置の本来の機能で
ある、回線サービス処理に与える影響を極力小さくする
とともに、既存のソフトウエア資源を有効利用しなが
ら、ソフトウエア・ダウンロードを可能にする、インサ
ービス直接ダウンロード方式を提供することを目的とし
ている。
【０００９】
【課題を解決するための手段】図１は、本発明の原理的
構成を示したものである。図中、３はソフトウエア・ダ
ウンロード制御ＣＰＵユニットであって、メインＣＰＵ
に対するプログラムの転送，新旧プログラムの切り換
え，起動・停止および動作状態の監視等の制御を行なう
ＣＰＵ５と、管理ネットワーク２を介してネットワーク
管理装置１と通信するネットワーク管理インタフェース
４とを備えている。
構成を示したものである。図中、３はソフトウエア・ダ
ウンロード制御ＣＰＵユニットであって、メインＣＰＵ
に対するプログラムの転送，新旧プログラムの切り換
え，起動・停止および動作状態の監視等の制御を行なう
ＣＰＵ５と、管理ネットワーク２を介してネットワーク
管理装置１と通信するネットワーク管理インタフェース
４とを備えている。
【００１０】９は被ダウンロードＣＰＵユニットであっ
て、メインＣＰＵ１４と、ＣＰＵ１４の実行プログラム
を格納し、ＣＰＵ５とＣＰＵ１４の双方からアクセス可
能な共有記憶素子１３を備えるとともに、共有記憶素子
１３に対するＣＰＵ５とＣＰＵ１４のアクセスを調停
し、選択されたＣＰＵのバスを共有記憶素子１３に接続
するバス調停回路１２と、ＣＰＵ１４の起動・停止の制
御を行なうＣＰＵ起動・停止制御回路１０と、ＣＰＵ１
４の動作状態の監視を行なうＣＰＵ動作監視回路１１と
を備えている。
て、メインＣＰＵ１４と、ＣＰＵ１４の実行プログラム
を格納し、ＣＰＵ５とＣＰＵ１４の双方からアクセス可
能な共有記憶素子１３を備えるとともに、共有記憶素子
１３に対するＣＰＵ５とＣＰＵ１４のアクセスを調停
し、選択されたＣＰＵのバスを共有記憶素子１３に接続
するバス調停回路１２と、ＣＰＵ１４の起動・停止の制
御を行なうＣＰＵ起動・停止制御回路１０と、ＣＰＵ１
４の動作状態の監視を行なうＣＰＵ動作監視回路１１と
を備えている。
【００１１】本発明においては、上述の課題を解決する
ために、図１に示された構成において、次のような各具
体的手段を備えている。
ために、図１に示された構成において、次のような各具
体的手段を備えている。
【００１２】(1) 被ダウンロードＣＰＵ１４に対して、
ＣＰＵ１４のソフトウエア・バージョンやソフトウエア
の更新を管理するＣＰＵ５と、ＣＰＵ１４の動作プログ
ラムを保持するとともに、ＣＰＵ１４とＣＰＵ５の双方
からアクセス可能な共有記憶素子１３を備え、ＣＰＵ５
が、外部から新たなプログラム・データを受け取って共
有記憶素子１３に書き込むとともに、必要により共有記
憶素子１３に書き込まれたプログラム・データの正常性
を調べて正常であることを確認したとき、ＣＰＵ１４の
動作を停止して共有記憶素子１３におけるＣＰＵ１４の
動作プログラムを旧プログラムから新プログラムに変更
したのち、ＣＰＵ１４を動作させてＣＰＵ１４による新
プログラムの実行が正常に行なわれていることを確認す
る処理を、ＣＰＵ１４の共有記憶素子１３における旧プ
ログラム・データの実行との競合を避けながら行なうこ
とによって、インサービスでＣＰＵ１４に対する新プロ
グラムのダウンロードを行なう。
ＣＰＵ１４のソフトウエア・バージョンやソフトウエア
の更新を管理するＣＰＵ５と、ＣＰＵ１４の動作プログ
ラムを保持するとともに、ＣＰＵ１４とＣＰＵ５の双方
からアクセス可能な共有記憶素子１３を備え、ＣＰＵ５
が、外部から新たなプログラム・データを受け取って共
有記憶素子１３に書き込むとともに、必要により共有記
憶素子１３に書き込まれたプログラム・データの正常性
を調べて正常であることを確認したとき、ＣＰＵ１４の
動作を停止して共有記憶素子１３におけるＣＰＵ１４の
動作プログラムを旧プログラムから新プログラムに変更
したのち、ＣＰＵ１４を動作させてＣＰＵ１４による新
プログラムの実行が正常に行なわれていることを確認す
る処理を、ＣＰＵ１４の共有記憶素子１３における旧プ
ログラム・データの実行との競合を避けながら行なうこ
とによって、インサービスでＣＰＵ１４に対する新プロ
グラムのダウンロードを行なう。
【００１３】(2) (1) の場合に、共有記憶素子として第
１の記憶素子１５と第２の記憶素子１６とを備えるとと
もに、第１の記憶素子１５と第２の記憶素子１６に接続
された記憶素子のバス８ＡをＣＰＵ５のバス８とＣＰＵ
１４のバス８Ｂとに切り換えて接続する２：１バススイ
ッチ２１と、記憶素子のバス８Ａに対するＣＰＵ５のア
クセスとＣＰＵ１４のアクセスとが競合しないように
２：１バススイッチ２１の切り換えを制御するバス調停
回路１２とを設け、２：１バススイッチ２１の切り換え
に応じて、第１の記憶素子１５と第２の記憶素子１６の
いずれか一方を現用記憶素子とし他方を予備記憶素子と
して、ＣＰＵ１４が現用記憶素子に格納された旧プログ
ラムを実行しながら、ＣＰＵ５が予備記憶素子にＣＰＵ
１４の新プログラムをダウンロードする。
１の記憶素子１５と第２の記憶素子１６とを備えるとと
もに、第１の記憶素子１５と第２の記憶素子１６に接続
された記憶素子のバス８ＡをＣＰＵ５のバス８とＣＰＵ
１４のバス８Ｂとに切り換えて接続する２：１バススイ
ッチ２１と、記憶素子のバス８Ａに対するＣＰＵ５のア
クセスとＣＰＵ１４のアクセスとが競合しないように
２：１バススイッチ２１の切り換えを制御するバス調停
回路１２とを設け、２：１バススイッチ２１の切り換え
に応じて、第１の記憶素子１５と第２の記憶素子１６の
いずれか一方を現用記憶素子とし他方を予備記憶素子と
して、ＣＰＵ１４が現用記憶素子に格納された旧プログ
ラムを実行しながら、ＣＰＵ５が予備記憶素子にＣＰＵ
１４の新プログラムをダウンロードする。
【００１４】(3) (2) の場合に、バス調停回路１２が、
記憶素子のバス８Ａに対するＣＰＵ５のアクセスとＣＰ
Ｕ１４のアクセスとを、１バス・サイクルごとに交互に
行なわせるように調停する。
記憶素子のバス８Ａに対するＣＰＵ５のアクセスとＣＰ
Ｕ１４のアクセスとを、１バス・サイクルごとに交互に
行なわせるように調停する。
【００１５】(4) (1) の場合に、共有記憶素子として第
１の記憶素子１５と第２の記憶素子１６とを備えるとと
もに、第１の記憶素子１５のバスまたは第２の記憶素子
１６のバスと、ＣＰＵ５のバス８またはＣＰＵ１４のバ
ス８Ｂとを相互に切り換えて接続する２：２バススイッ
チ２２を設け、ＣＰＵ５が２：２バススイッチ２２の切
り換えを制御することによって、第１の記憶素子１５と
第２の記憶素子１６のいずれか一方を現用記憶素子とし
他方を予備記憶素子として、ＣＰＵ１４が現用記憶素子
に格納された旧プログラムを実行しながら、ＣＰＵ５が
予備記憶素子にＣＰＵ１４の新プログラムをダウンロー
ドする。
１の記憶素子１５と第２の記憶素子１６とを備えるとと
もに、第１の記憶素子１５のバスまたは第２の記憶素子
１６のバスと、ＣＰＵ５のバス８またはＣＰＵ１４のバ
ス８Ｂとを相互に切り換えて接続する２：２バススイッ
チ２２を設け、ＣＰＵ５が２：２バススイッチ２２の切
り換えを制御することによって、第１の記憶素子１５と
第２の記憶素子１６のいずれか一方を現用記憶素子とし
他方を予備記憶素子として、ＣＰＵ１４が現用記憶素子
に格納された旧プログラムを実行しながら、ＣＰＵ５が
予備記憶素子にＣＰＵ１４の新プログラムをダウンロー
ドする。
【００１６】(5) (2) から(4) までのいずれかの場合
に、第１の記憶素子１５および第２の記憶素子１６を、
ＥＥＰＲＯＭから構成する。
に、第１の記憶素子１５および第２の記憶素子１６を、
ＥＥＰＲＯＭから構成する。
【００１７】本発明によれば、記憶素子に格納された旧
プログラムを実行しながら、記憶素子に新たなプログラ
ム・データをダウンロードすることができるので、プロ
グラムのダウンロードに基づく装置の本来の機能への影
響を極力小さくすることができるとともに、既存のソフ
トウエア資源を有効利用しながら、ソフトウエア・ダウ
ンロードを行なうことができる。
プログラムを実行しながら、記憶素子に新たなプログラ
ム・データをダウンロードすることができるので、プロ
グラムのダウンロードに基づく装置の本来の機能への影
響を極力小さくすることができるとともに、既存のソフ
トウエア資源を有効利用しながら、ソフトウエア・ダウ
ンロードを行なうことができる。
【００１８】
【発明の実施の形態】図２は、本発明の実施形態(1) を
示したものである。図中において、１はネットワーク管
理装置であって、管理ネットワーク２を介して、被ダウ
ンロード装置である、伝送装置等の装置１００と通信を
行なうことができる。装置１００はマルチＣＰＵからな
る装置であって、ネットワーク管理装置１から受けたソ
フトウエア・ファイルによって動作するようになってい
る。
示したものである。図中において、１はネットワーク管
理装置であって、管理ネットワーク２を介して、被ダウ
ンロード装置である、伝送装置等の装置１００と通信を
行なうことができる。装置１００はマルチＣＰＵからな
る装置であって、ネットワーク管理装置１から受けたソ
フトウエア・ファイルによって動作するようになってい
る。
【００１９】３はソフトウエア・ダウンロード制御ＣＰ
Ｕユニットであって、装置１００を構成するＣＰＵユニ
ットの一つである。ソフトウエア・ダウンロード制御Ｃ
ＰＵユニット３は、ネットワーク管理装置インタフェー
ス４を有し、管理ネットワーク２を介してネットワーク
管理装置１と通信を行なうとともに、ＣＰＵ５を有し、
装置１００のメインＣＰＵであるＣＰＵ１４に対するプ
ログラムの転送や、新旧プログラムの切り換え制御、お
よびＣＰＵ１４の起動・停止の制御と、ＣＰＵ１４の動
作状態の監視等を行なう。ＣＰＵ５は、バス８を介し
て、ＣＰＵ５が動作するためのプログラムが書かれたＲ
ＯＭ６と、ＣＰＵ５が実行するプログラムの作業用メモ
リであるＲＡＭ７を接続されている。
Ｕユニットであって、装置１００を構成するＣＰＵユニ
ットの一つである。ソフトウエア・ダウンロード制御Ｃ
ＰＵユニット３は、ネットワーク管理装置インタフェー
ス４を有し、管理ネットワーク２を介してネットワーク
管理装置１と通信を行なうとともに、ＣＰＵ５を有し、
装置１００のメインＣＰＵであるＣＰＵ１４に対するプ
ログラムの転送や、新旧プログラムの切り換え制御、お
よびＣＰＵ１４の起動・停止の制御と、ＣＰＵ１４の動
作状態の監視等を行なう。ＣＰＵ５は、バス８を介し
て、ＣＰＵ５が動作するためのプログラムが書かれたＲ
ＯＭ６と、ＣＰＵ５が実行するプログラムの作業用メモ
リであるＲＡＭ７を接続されている。
【００２０】９は被ダウンロードＣＰＵユニットであっ
て、装置１００を構成するＣＰＵユニットの一つであ
る。被ダウンロードＣＰＵユニット９は、装置１００の
メインＣＰＵであるＣＰＵ１４と、ＣＰＵ５の制御に応
じてＣＰＵ１４のプログラム実行の起動・停止を制御す
るＣＰＵ起動・停止回路１０と、ＣＰＵ１４の動作状態
を監視して、その結果をＣＰＵ５へ通知するＣＰＵ動作
監視回路１１と、ＣＰＵ１４のプログラムを格納する記
憶素子であるＥＥＰＲＯＭ１５，１６と、ＥＥＰＲＯＭ
１５とＥＥＰＲＯＭ１６に対する、ＣＰＵ５とＣＰＵ１
４からのバス・アクセスを、１バス・アクセスごとに調
停し、バス切換制御を行なって２：１バススイッチ（Ｓ
Ｗ）２１を切り換えて、選択されたＣＰＵのバスを、Ｅ
ＥＰＲＯＭ１５とＥＥＰＲＯＭ１６に接続されたバス８
Ａに接続するとともに、非選択ＣＰＵに対してはＢＵＳ
Ｙ信号を返すバス調停回路１２と、ＣＰＵ５の制御に応
じて、ＥＥＰＲＯＭ１５とＥＥＰＲＯＭ１６のいずれか
一方を現用に、他方を予備に動作切り換えを行なう現用
・予備切り換え回路１７とを有している。
て、装置１００を構成するＣＰＵユニットの一つであ
る。被ダウンロードＣＰＵユニット９は、装置１００の
メインＣＰＵであるＣＰＵ１４と、ＣＰＵ５の制御に応
じてＣＰＵ１４のプログラム実行の起動・停止を制御す
るＣＰＵ起動・停止回路１０と、ＣＰＵ１４の動作状態
を監視して、その結果をＣＰＵ５へ通知するＣＰＵ動作
監視回路１１と、ＣＰＵ１４のプログラムを格納する記
憶素子であるＥＥＰＲＯＭ１５，１６と、ＥＥＰＲＯＭ
１５とＥＥＰＲＯＭ１６に対する、ＣＰＵ５とＣＰＵ１
４からのバス・アクセスを、１バス・アクセスごとに調
停し、バス切換制御を行なって２：１バススイッチ（Ｓ
Ｗ）２１を切り換えて、選択されたＣＰＵのバスを、Ｅ
ＥＰＲＯＭ１５とＥＥＰＲＯＭ１６に接続されたバス８
Ａに接続するとともに、非選択ＣＰＵに対してはＢＵＳ
Ｙ信号を返すバス調停回路１２と、ＣＰＵ５の制御に応
じて、ＥＥＰＲＯＭ１５とＥＥＰＲＯＭ１６のいずれか
一方を現用に、他方を予備に動作切り換えを行なう現用
・予備切り換え回路１７とを有している。
【００２１】以下、図２に示された実施形態(1) の動作
を説明する。はじめに、ＥＥＰＲＯＭ１５が現用記憶素
子であり、ＥＥＰＲＯＭ１６が予備記憶素子になってい
るものとする。被ダウンロードＣＰＵユニット９におい
て、ＣＰＵ１４は、現用記憶素子であるＥＥＰＲＯＭ１
５のプログラム・データを実行している。ＣＰＵ１４が
ＥＥＰＲＯＭ１５のデータを読み出す場合には、バス調
停回路１２は、２：１バスＳＷ２１を操作して、記憶素
子のバス８Ａを、メインＣＰＵのバス８Ｂを介してＣＰ
Ｕ１４に接続する。
を説明する。はじめに、ＥＥＰＲＯＭ１５が現用記憶素
子であり、ＥＥＰＲＯＭ１６が予備記憶素子になってい
るものとする。被ダウンロードＣＰＵユニット９におい
て、ＣＰＵ１４は、現用記憶素子であるＥＥＰＲＯＭ１
５のプログラム・データを実行している。ＣＰＵ１４が
ＥＥＰＲＯＭ１５のデータを読み出す場合には、バス調
停回路１２は、２：１バスＳＷ２１を操作して、記憶素
子のバス８Ａを、メインＣＰＵのバス８Ｂを介してＣＰ
Ｕ１４に接続する。
【００２２】次に新しいプログラム・データを、ＣＰＵ
１４にダウンロードする場合の動作を説明する。ＣＰＵ
５は、ネットワーク管理装置インタフェース４に接続さ
れている管理ネットワーク２を介して、ネットワーク管
理装置１から新しいプログラム・データを受け取る。Ｃ
ＰＵ５は、受け取った新しいプログラム・データを、予
備記憶素子であるＥＥＰＲＯＭ１６に書き込む。
１４にダウンロードする場合の動作を説明する。ＣＰＵ
５は、ネットワーク管理装置インタフェース４に接続さ
れている管理ネットワーク２を介して、ネットワーク管
理装置１から新しいプログラム・データを受け取る。Ｃ
ＰＵ５は、受け取った新しいプログラム・データを、予
備記憶素子であるＥＥＰＲＯＭ１６に書き込む。
【００２３】このとき、バス調停回路１２は、ＣＰＵ１
４からの現用記憶素子であるＥＥＰＲＯＭ１５に対する
アクセスと、ＣＰＵ５からの予備記憶素子であるＥＥＰ
ＲＯＭ１６に対するアクセスとが競合した場合には、
２：１バスＳＷ２１を操作して、記憶素子のバス８Ａ
を、ＣＰＵ５が接続されたバス８と、ＣＰＵ１４が接続
されたバス８Ｂとに、１バス・サイクルごとに切り換え
て接続することによって、それぞれのＣＰＵのＥＥＰＲ
ＯＭに対するアクセスを交互に行なわせる。
４からの現用記憶素子であるＥＥＰＲＯＭ１５に対する
アクセスと、ＣＰＵ５からの予備記憶素子であるＥＥＰ
ＲＯＭ１６に対するアクセスとが競合した場合には、
２：１バスＳＷ２１を操作して、記憶素子のバス８Ａ
を、ＣＰＵ５が接続されたバス８と、ＣＰＵ１４が接続
されたバス８Ｂとに、１バス・サイクルごとに切り換え
て接続することによって、それぞれのＣＰＵのＥＥＰＲ
ＯＭに対するアクセスを交互に行なわせる。
【００２４】このとき、バス調停回路１２は、選択され
なかった側のＣＰＵに対してＢＵＳＹ信号を出力し、Ｂ
ＵＳＹ信号を受けたＣＰＵは、ＢＵＳＹ信号が解除され
るまで、バス・アクセスを止めて待つ。このようにし
て、予備記憶素子であるＥＥＰＲＯＭ１６には、ＣＰＵ
１４用の新しいプログラム・データが書き込まれる。
なかった側のＣＰＵに対してＢＵＳＹ信号を出力し、Ｂ
ＵＳＹ信号を受けたＣＰＵは、ＢＵＳＹ信号が解除され
るまで、バス・アクセスを止めて待つ。このようにし
て、予備記憶素子であるＥＥＰＲＯＭ１６には、ＣＰＵ
１４用の新しいプログラム・データが書き込まれる。
【００２５】このような処理を行なうことによって、Ｃ
ＰＵ１４は、新しいプログラム・データのダウンロード
中に、通常の処理を継続することができ、インサービス
でＣＰＵ１４に新しいプログラム・データをダウンロー
ドすることができる。
ＰＵ１４は、新しいプログラム・データのダウンロード
中に、通常の処理を継続することができ、インサービス
でＣＰＵ１４に新しいプログラム・データをダウンロー
ドすることができる。
【００２６】ＣＰＵ５が、予備記憶素子であるＥＥＰＲ
ＯＭ１６に対する書き込みの処理を完了したのち、必要
があれば、ＣＰＵ５は予備記憶素子であるＥＥＰＲＯＭ
１６に書き込まれた、新しいプログラム・データに誤り
がないか否かの確認を行なう。
ＯＭ１６に対する書き込みの処理を完了したのち、必要
があれば、ＣＰＵ５は予備記憶素子であるＥＥＰＲＯＭ
１６に書き込まれた、新しいプログラム・データに誤り
がないか否かの確認を行なう。
【００２７】次に、ＣＰＵ５は、ＣＰＵ起動・停止回路
１０を操作して、ＣＰＵ１４の動作を停止する。その
後、ＣＰＵ５は現用・予備切り換え回路１７を操作し
て、ＥＥＰＲＯＭ１５とＥＥＰＲＯＭ１６との、現用／
予備の入れ換えを行なう。この操作によって、新しいプ
ログラム・データを書き込まれたＥＥＰＲＯＭ１６が新
たな現用記憶素子となり、古いプログラム・データが書
き込まれているＥＥＰＲＯＭ１５が新たな予備記憶素子
となる。その後、ＣＰＵ５は、ＣＰＵ起動・停止回路１
０を操作してＣＰＵ１４をリスタートさせ、これによっ
て、ＣＰＵ１４はＥＥＰＲＯＭ１６の新しいプログラム
・データを実行する。
１０を操作して、ＣＰＵ１４の動作を停止する。その
後、ＣＰＵ５は現用・予備切り換え回路１７を操作し
て、ＥＥＰＲＯＭ１５とＥＥＰＲＯＭ１６との、現用／
予備の入れ換えを行なう。この操作によって、新しいプ
ログラム・データを書き込まれたＥＥＰＲＯＭ１６が新
たな現用記憶素子となり、古いプログラム・データが書
き込まれているＥＥＰＲＯＭ１５が新たな予備記憶素子
となる。その後、ＣＰＵ５は、ＣＰＵ起動・停止回路１
０を操作してＣＰＵ１４をリスタートさせ、これによっ
て、ＣＰＵ１４はＥＥＰＲＯＭ１６の新しいプログラム
・データを実行する。
【００２８】ＣＰＵ１４が、新しいプログラムで起動さ
れたのち、ＣＰＵ５は、ＣＰＵ動作監視回路１１を用い
て、ＣＰＵ１４が正常に動作しているか否かを監視す
る。ＣＰＵ動作監視回路としては、周知のウオッチ・ド
ッグ・タイマ等を使用することができる。
れたのち、ＣＰＵ５は、ＣＰＵ動作監視回路１１を用い
て、ＣＰＵ１４が正常に動作しているか否かを監視す
る。ＣＰＵ動作監視回路としては、周知のウオッチ・ド
ッグ・タイマ等を使用することができる。
【００２９】もしも、新しいプログラム・データで起動
したのちに、ＣＰＵ動作監視回路１１によって、ＣＰＵ
１４の動作が異常であることが検出されたときは、ＣＰ
Ｕ５は、ＣＰＵ起動・停止回路１０を操作して、ＣＰＵ
１４の動作を停止し、現用・予備切り換え回路１７によ
って、ＥＥＰＲＯＭ１６とＥＥＰＲＯＭ１５との現用／
予備の入れ換えを再度行ない、ＣＰＵ起動・停止回路１
０を操作して、ＣＰＵ１４をリスタートさせることによ
って、ＣＰＵ１４は元のプログラム・データを実行でき
るので、ダウンロード前の状態に戻すことができる。
したのちに、ＣＰＵ動作監視回路１１によって、ＣＰＵ
１４の動作が異常であることが検出されたときは、ＣＰ
Ｕ５は、ＣＰＵ起動・停止回路１０を操作して、ＣＰＵ
１４の動作を停止し、現用・予備切り換え回路１７によ
って、ＥＥＰＲＯＭ１６とＥＥＰＲＯＭ１５との現用／
予備の入れ換えを再度行ない、ＣＰＵ起動・停止回路１
０を操作して、ＣＰＵ１４をリスタートさせることによ
って、ＣＰＵ１４は元のプログラム・データを実行でき
るので、ダウンロード前の状態に戻すことができる。
【００３０】このように、本実施形態によれば、ＣＰＵ
１４の処理性能を殆ど低下させることなく、インサービ
スで、ＣＰＵ５によって、予備記憶素子に対する、ＣＰ
Ｕ１４の新たなプログラム・データの書き込みを行なう
ことができる。
１４の処理性能を殆ど低下させることなく、インサービ
スで、ＣＰＵ５によって、予備記憶素子に対する、ＣＰ
Ｕ１４の新たなプログラム・データの書き込みを行なう
ことができる。
【００３１】図３は、本発明の実施形態(2) を示したも
のであって、図２に示された実施形態(1) の場合と同じ
ものを、同じ番号で示している。２２は２：２バススイ
ッチ（ＳＷ）であって、ＥＥＰＲＯＭ１５とＥＥＰＲＯ
Ｍ１６とを、共通バスであるバス８と、メインＣＰＵの
バスであるバス８Ｂとに交互に入れ換えて接続する。２
０は現用・予備切り換え回路であって、２：２バスＳＷ
２２の切り換えの制御を行なう。
のであって、図２に示された実施形態(1) の場合と同じ
ものを、同じ番号で示している。２２は２：２バススイ
ッチ（ＳＷ）であって、ＥＥＰＲＯＭ１５とＥＥＰＲＯ
Ｍ１６とを、共通バスであるバス８と、メインＣＰＵの
バスであるバス８Ｂとに交互に入れ換えて接続する。２
０は現用・予備切り換え回路であって、２：２バスＳＷ
２２の切り換えの制御を行なう。
【００３２】以下、図３に示された実施形態(2) の動作
を説明する。はじめに、ＥＥＰＲＯＭ１５が現用記憶素
子であり、ＥＥＰＲＯＭ１６が予備記憶素子になってい
るものとする。被ダウンロードＣＰＵユニット９におい
て、２：２バスＳＷ２２によって、現用記憶素子である
ＥＥＰＲＯＭ１５のバスは、メインＣＰＵのバスである
バス８Ｂを経てＣＰＵ１４に接続され、予備記憶素子Ｅ
ＥＰＲＯＭ１６のバスは、共通バスであるバス８を経て
ＣＰＵ５に接続されており、ＣＰＵ１４は現用記憶素子
であるＥＥＰＲＯＭ１５のプログラム・データを実行し
ている。
を説明する。はじめに、ＥＥＰＲＯＭ１５が現用記憶素
子であり、ＥＥＰＲＯＭ１６が予備記憶素子になってい
るものとする。被ダウンロードＣＰＵユニット９におい
て、２：２バスＳＷ２２によって、現用記憶素子である
ＥＥＰＲＯＭ１５のバスは、メインＣＰＵのバスである
バス８Ｂを経てＣＰＵ１４に接続され、予備記憶素子Ｅ
ＥＰＲＯＭ１６のバスは、共通バスであるバス８を経て
ＣＰＵ５に接続されており、ＣＰＵ１４は現用記憶素子
であるＥＥＰＲＯＭ１５のプログラム・データを実行し
ている。
【００３３】次に新しいプログラム・データを、ＣＰＵ
１４にダウンロードする場合の動作を説明する。ＣＰＵ
５は、ネットワーク管理装置インタフェース４に接続さ
れている管理ネットワーク２を介して、ネットワーク管
理装置１から新しいプログラム・データを受け取る。Ｃ
ＰＵ５は、受け取った新しいプログラム・データを、予
備記憶素子であるＥＥＰＲＯＭ１６に書き込む。
１４にダウンロードする場合の動作を説明する。ＣＰＵ
５は、ネットワーク管理装置インタフェース４に接続さ
れている管理ネットワーク２を介して、ネットワーク管
理装置１から新しいプログラム・データを受け取る。Ｃ
ＰＵ５は、受け取った新しいプログラム・データを、予
備記憶素子であるＥＥＰＲＯＭ１６に書き込む。
【００３４】このとき、予備記憶素子であるＥＥＰＲＯ
Ｍ１６のバスは、２：２バスＳＷ２２により、ＣＰＵ５
のバスに接続されていて、現用記憶素子であるＥＥＰＲ
ＯＭ１５やＣＰＵ１４のバスとは独立している。また現
用記憶素子であるＥＥＰＲＯＭ１５のバスは、２：２バ
スＳＷ２２により、ＣＰＵ１４のバスに接続されてい
て、予備記憶素子であるＥＥＰＲＯＭ１６やＣＰＵ５の
バスとは独立している。従って、ＣＰＵ１４は、プログ
ラム・データのダウンロード中に、通常の処理を継続す
ることができ、インサービスでＣＰＵ１４に新しいプロ
グラム・データをダウンロードすることができる。
Ｍ１６のバスは、２：２バスＳＷ２２により、ＣＰＵ５
のバスに接続されていて、現用記憶素子であるＥＥＰＲ
ＯＭ１５やＣＰＵ１４のバスとは独立している。また現
用記憶素子であるＥＥＰＲＯＭ１５のバスは、２：２バ
スＳＷ２２により、ＣＰＵ１４のバスに接続されてい
て、予備記憶素子であるＥＥＰＲＯＭ１６やＣＰＵ５の
バスとは独立している。従って、ＣＰＵ１４は、プログ
ラム・データのダウンロード中に、通常の処理を継続す
ることができ、インサービスでＣＰＵ１４に新しいプロ
グラム・データをダウンロードすることができる。
【００３５】ＣＰＵ５が、予備記憶素子であるＥＥＰＲ
ＯＭ１６に対する書き込みの処理を完了したのち、必要
があれば、ＣＰＵ５はＥＥＰＲＯＭ１６に書き込まれた
新しいプログラム・データに誤りがないか否かの確認を
行なう。
ＯＭ１６に対する書き込みの処理を完了したのち、必要
があれば、ＣＰＵ５はＥＥＰＲＯＭ１６に書き込まれた
新しいプログラム・データに誤りがないか否かの確認を
行なう。
【００３６】次に、ＣＰＵ５は、ＣＰＵ起動・停止回路
１０を操作してＣＰＵ１４の動作を停止する。その後、
ＣＰＵ５は現用・予備切り換え回路２０を操作して、
２：２バスＳＷ２２を切り換えることによって、ＥＥＰ
ＲＯＭ１５のバスをＣＰＵ５のバスに接続し、ＥＥＰＲ
ＯＭ１６のバスをＣＰＵ１４のバスに接続する。
１０を操作してＣＰＵ１４の動作を停止する。その後、
ＣＰＵ５は現用・予備切り換え回路２０を操作して、
２：２バスＳＷ２２を切り換えることによって、ＥＥＰ
ＲＯＭ１５のバスをＣＰＵ５のバスに接続し、ＥＥＰＲ
ＯＭ１６のバスをＣＰＵ１４のバスに接続する。
【００３７】この操作によって、新しいプログラム・デ
ータを書き込まれたＥＥＰＲＯＭ１６が新たな現用記憶
素子となり、古いプログラム・データが書き込まれてい
るＥＥＰＲＯＭ１５が新たな予備記憶素子となる。その
後、ＣＰＵ５は、ＣＰＵ起動・停止回路１０を操作して
ＣＰＵ１４をリスタートさせ、これによって、ＣＰＵ１
４はＥＥＰＲＯＭ１６の新しいプログラム・データを実
行する。
ータを書き込まれたＥＥＰＲＯＭ１６が新たな現用記憶
素子となり、古いプログラム・データが書き込まれてい
るＥＥＰＲＯＭ１５が新たな予備記憶素子となる。その
後、ＣＰＵ５は、ＣＰＵ起動・停止回路１０を操作して
ＣＰＵ１４をリスタートさせ、これによって、ＣＰＵ１
４はＥＥＰＲＯＭ１６の新しいプログラム・データを実
行する。
【００３８】ＣＰＵ１４が、新しいプログラムで起動さ
れたのち、ＣＰＵ５は、ＣＰＵ動作監視回路１１を用い
て、ＣＰＵ１４が正常に動作しているか否かを監視す
る。ＣＰＵ動作監視回路としては、周知のウオッチ・ド
ッグ・タイマ等を使用することができる。
れたのち、ＣＰＵ５は、ＣＰＵ動作監視回路１１を用い
て、ＣＰＵ１４が正常に動作しているか否かを監視す
る。ＣＰＵ動作監視回路としては、周知のウオッチ・ド
ッグ・タイマ等を使用することができる。
【００３９】もしも、新しいプログラム・データで起動
したのちに、ＣＰＵ動作監視回路１１によって、ＣＰＵ
１４の動作が異常であることが検出されたときは、ＣＰ
Ｕ５は、ＣＰＵ起動・停止回路１０を操作して、ＣＰＵ
１４の動作を停止し、現用・予備切り換え回路１７によ
って、ＥＥＰＲＯＭ１６とＥＥＰＲＯＭ１５との現用／
予備の入れ換えを再度行ない、ＣＰＵ起動・停止回路１
０を操作して、ＣＰＵ１４をリスタートさせることによ
って、ＣＰＵ１４は元のプログラム・データを実行でき
るので、ダウンロード前の状態に戻すことができる。
したのちに、ＣＰＵ動作監視回路１１によって、ＣＰＵ
１４の動作が異常であることが検出されたときは、ＣＰ
Ｕ５は、ＣＰＵ起動・停止回路１０を操作して、ＣＰＵ
１４の動作を停止し、現用・予備切り換え回路１７によ
って、ＥＥＰＲＯＭ１６とＥＥＰＲＯＭ１５との現用／
予備の入れ換えを再度行ない、ＣＰＵ起動・停止回路１
０を操作して、ＣＰＵ１４をリスタートさせることによ
って、ＣＰＵ１４は元のプログラム・データを実行でき
るので、ダウンロード前の状態に戻すことができる。
【００４０】このように、本実施形態によれば、ＣＰＵ
１４の処理性能を低下させることなく、インサービス
で、ＣＰＵ５によって、予備共有記憶素子に対するプロ
グラム・データの書き込みを行なうことができる。
１４の処理性能を低下させることなく、インサービス
で、ＣＰＵ５によって、予備共有記憶素子に対するプロ
グラム・データの書き込みを行なうことができる。
【００４１】
【発明の効果】以上説明したように本発明によれば、伝
送装置等において、ＣＰＵにソフトウエアをダウンロー
ドしてアップデートする際に、動作中のＣＰＵの処理性
能を低下させることなく、インサービスでプログラム・
データのダウンロードを行なうことができる。
送装置等において、ＣＰＵにソフトウエアをダウンロー
ドしてアップデートする際に、動作中のＣＰＵの処理性
能を低下させることなく、インサービスでプログラム・
データのダウンロードを行なうことができる。
【００４２】また、ソフトウエアをダウンロードされる
ＣＰＵに、ダウンロードのための新たなソフトウエア処
理を追加しなくても、ダウンロード処理を行なうことが
できるので、既存ソフトウエア資産を有効利用しなが
ら、ソフトウエア・ダウンロード機能を提供することが
できる。
ＣＰＵに、ダウンロードのための新たなソフトウエア処
理を追加しなくても、ダウンロード処理を行なうことが
できるので、既存ソフトウエア資産を有効利用しなが
ら、ソフトウエア・ダウンロード機能を提供することが
できる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の実施形態(1) を示す図である。
【図３】本発明の実施形態(2) を示す図である。
１ ネットワーク管理装置 ２ 管理ネットワーク ３ ソフトウエア・ダウンロード制御ＣＰＵユニット ４ ネットワーク管理インタフェース ５ ＣＰＵ ９ 被ダウンロードＣＰＵユニット １２ バス調停回路 １３ 共有記憶素子 １４ ＣＰＵ １５ ＥＥＰＲＯＭ １６ ＥＥＰＲＯＭ ２１ ２：１バススイッチ ２２ ２：２バススイッチ
Claims (5)
- 【請求項１】 プログラムをダウンロードされる第１の
ＣＰＵに対して、該第１のＣＰＵのソフトウエア・バー
ジョンやソフトウエアの更新を管理する第２のＣＰＵ
と、前記第１のＣＰＵの動作プログラムを保持するとと
もに、第１のＣＰＵと第２のＣＰＵの双方からアクセス
可能な共有記憶素子を備え、 第２のＣＰＵが、外部から新たなプログラム・データを
受け取って前記共有記憶素子に書き込み、第１のＣＰＵ
の動作を停止して前記共有記憶素子における第１のＣＰ
Ｕの動作プログラムを旧プログラムから新プログラムに
変更したのち、第１のＣＰＵを動作させて該第１のＣＰ
Ｕによる新プログラムの実行が正常に行なわれているこ
とを確認する処理を、第１のＣＰＵの前記共有記憶素子
に格納された旧プログラム・データの実行との競合を調
停しながら行なうことによって、インサービスで第１の
ＣＰＵに対する新プログラムのダウンロードを行なうこ
とを特徴とするインサービス直接ダウンロード方式。 - 【請求項２】 請求項１に記載のインサービス直接ダウ
ンロード方式において、前記共有記憶素子として第１の
記憶素子と第２の記憶素子とを備えるとともに、該第１
の記憶素子と第２の記憶素子に接続された記憶素子のバ
スを第１のＣＰＵのバスと第２のＣＰＵ５のバスとに切
り換えて接続する２：１バススイッチと、前記記憶素子
のバスに対する第１のＣＰＵのアクセスと第２のＣＰＵ
のアクセスとが競合しないように前記２：１バススイッ
チの切り換えを制御するバス調停回路とを設け、該２：
１バススイッチの切り換えに応じて、前記第１の記憶素
子と第２の記憶素子のいずれか一方を現用記憶素子とし
他方を予備記憶素子として、第１のＣＰＵが該現用記憶
素子に格納された旧プログラムを実行しながら、第２の
ＣＰＵが予備記憶素子に第１のＣＰＵの新プログラムを
ダウンロードすることを特徴とするインサービス直接ダ
ウンロード方式。 - 【請求項３】 前記バス調停回路が、前記記憶素子のバ
スに対する第１のＣＰＵのアクセスと第２のＣＰＵのア
クセスとを、１バス・サイクルごとに交互に行なわせる
ように調停することを特徴とする請求項２に記載のイン
サービス直接ダウンロード方式。 - 【請求項４】 請求項１に記載のインサービス直接ダウ
ンロード方式において、前記共有記憶素子として第１の
記憶素子と第２の記憶素子とを備えるとともに、該第１
の記憶素子のバスまたは第２の記憶素子のバスと、第１
のＣＰＵのバスまたは第２のＣＰＵのバスとを相互に切
り換えて接続する２：２バススイッチを設け、第２のＣ
ＰＵが該２：２バススイッチの切り換えを制御すること
によって、前記第１の記憶素子と第２の記憶素子のいず
れか一方を現用記憶素子とし他方を予備記憶素子とし
て、第１のＣＰＵが該現用記憶素子に格納された旧プロ
グラムを実行しながら、第２のＣＰＵが予備記憶素子に
第１のＣＰＵの新プログラムをダウンロードすることを
特徴とするインサービス直接ダウンロード方式。 - 【請求項５】 前記第１の記憶素子および第２の記憶素
子が、ＥＥＰＲＯＭからなることを特徴とする請求項２
から４までのいずれかに記載のインサービス直接ダウン
ロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023618A JPH09218788A (ja) | 1996-02-09 | 1996-02-09 | インサービス直接ダウンロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023618A JPH09218788A (ja) | 1996-02-09 | 1996-02-09 | インサービス直接ダウンロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218788A true JPH09218788A (ja) | 1997-08-19 |
Family
ID=12115605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8023618A Pending JPH09218788A (ja) | 1996-02-09 | 1996-02-09 | インサービス直接ダウンロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09218788A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318632A (ja) * | 2001-04-20 | 2002-10-31 | Tempearl Ind Co Ltd | 端末装置のプログラムデータ遠隔更新システム |
| JP2003510710A (ja) * | 1999-09-29 | 2003-03-18 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | 分散型プロセス制御システム内における再プログラム可能フィールドデバイス |
| US6820259B1 (en) * | 1999-08-31 | 2004-11-16 | Hitachi, Ltd. | Software distribution system and software receiving terminal apparatus |
| US7280894B2 (en) | 1999-01-18 | 2007-10-09 | Fujitsu Ten Limited | Communication system for communication between in-vehicle terminals and center, and in-vehicle terminal employed in communication system |
| JP2008033836A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 伝送装置およびソフトウェア自動更新方法 |
| JP2009252009A (ja) * | 2008-04-08 | 2009-10-29 | Nec Corp | コンピュータ管理システム、コンピュータシステムの管理方法、及びコンピュータシステムの管理プログラム |
| JP2012203442A (ja) * | 2011-03-23 | 2012-10-22 | Nec Corp | エンクロージャマネージャ、ファームウェア管理システム、ファームウェア管理方法およびプログラム |
| JP2014066854A (ja) * | 2012-09-26 | 2014-04-17 | Seiko Epson Corp | プロジェクター、およびプロジェクターの制御方法 |
-
1996
- 1996-02-09 JP JP8023618A patent/JPH09218788A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280894B2 (en) | 1999-01-18 | 2007-10-09 | Fujitsu Ten Limited | Communication system for communication between in-vehicle terminals and center, and in-vehicle terminal employed in communication system |
| US7286908B2 (en) | 1999-01-18 | 2007-10-23 | Fujitsu Ten Limited | Communication system for communication between in-vehicle terminals and center, and in-vehicle terminal employed in communication system |
| US7349769B2 (en) | 1999-01-18 | 2008-03-25 | Fujitsu Ten Limited | Communication system for communication between in-vehicle terminals and center, and in-vehicle terminal employed in communication system |
| US6820259B1 (en) * | 1999-08-31 | 2004-11-16 | Hitachi, Ltd. | Software distribution system and software receiving terminal apparatus |
| JP2003510710A (ja) * | 1999-09-29 | 2003-03-18 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | 分散型プロセス制御システム内における再プログラム可能フィールドデバイス |
| JP5015398B2 (ja) * | 1999-09-29 | 2012-08-29 | フィッシャー−ローズマウント システムズ， インコーポレイテッド | 分散型プロセス制御システム内における再プログラム可能フィールドデバイス |
| JP2002318632A (ja) * | 2001-04-20 | 2002-10-31 | Tempearl Ind Co Ltd | 端末装置のプログラムデータ遠隔更新システム |
| JP2008033836A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 伝送装置およびソフトウェア自動更新方法 |
| JP2009252009A (ja) * | 2008-04-08 | 2009-10-29 | Nec Corp | コンピュータ管理システム、コンピュータシステムの管理方法、及びコンピュータシステムの管理プログラム |
| JP2012203442A (ja) * | 2011-03-23 | 2012-10-22 | Nec Corp | エンクロージャマネージャ、ファームウェア管理システム、ファームウェア管理方法およびプログラム |
| JP2014066854A (ja) * | 2012-09-26 | 2014-04-17 | Seiko Epson Corp | プロジェクター、およびプロジェクターの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0687975B1 (en) | Method and system for downloading data to network nodes | |
| JPH07311753A (ja) | 複数のノード内の制御コードを更新する方法および装置 | |
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| US5321830A (en) | Reset method when adaptor module is faulty and computer system executing same | |
| JP2004516547A (ja) | 中断制御装置 | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| US6418540B1 (en) | State transfer with throw-away thread | |
| US20010039558A1 (en) | Cache memory management method for real time operating system | |
| JPH0973437A (ja) | マルチｃｐｕシステム | |
| JP3130892B2 (ja) | 二重化システム | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JPH10116262A (ja) | 並列計算機、プロセッサ要素ネットワーク、および並列計算機用プログラムを記録した記録媒体 | |
| JP2001256071A (ja) | 冗長化システム | |
| JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
| JPH05204689A (ja) | 制御装置 | |
| JP3903688B2 (ja) | バンク切替システム | |
| JPH09288655A (ja) | プロセッサ増設方法 | |
| JPH08331247A (ja) | 交換機の重度障害時の再開制御方式 | |
| JP2000029673A (ja) | プログラム制御システム | |
| JP3464768B2 (ja) | ファイルロードを有するプロセッサ装置 | |
| JPH04129496A (ja) | サービス機能更新方式 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0535507A (ja) | 中央処理装置 | |
| JPH04175927A (ja) | プログラムのパッチ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |