JP2014066854A - プロジェクター、およびプロジェクターの制御方法 - Google Patents

プロジェクター、およびプロジェクターの制御方法 Download PDF

Info

Publication number
JP2014066854A
JP2014066854A JP2012211897A JP2012211897A JP2014066854A JP 2014066854 A JP2014066854 A JP 2014066854A JP 2012211897 A JP2012211897 A JP 2012211897A JP 2012211897 A JP2012211897 A JP 2012211897A JP 2014066854 A JP2014066854 A JP 2014066854A
Authority
JP
Japan
Prior art keywords
switch
firmware
processor
projector
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012211897A
Other languages
English (en)
Inventor
Yuya Otsuki
祐也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012211897A priority Critical patent/JP2014066854A/ja
Publication of JP2014066854A publication Critical patent/JP2014066854A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Projection Apparatus (AREA)
  • Stored Programmes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】サブCPUのファームウェアを、当該サブCPUを介することなく更新することが可能なプロジェクターを供給する。
【解決手段】プロジェクター1は、第1のプロセッサー(メインCPU21)と、第2のプロセッサー(サブCPU25)と、第1のプロセッサーのファームウェアが格納される第1の不揮発性メモリー(第1のFlashROM22)と、第2のプロセッサーのファームウェアが格納される第2の不揮発性メモリー(第2のFlashROM26)と、第2のプロセッサーと第2の不揮発性メモリーとを接続する第2のバスB2と、第1のプロセッサーと第2の不揮発性メモリーとを接続する第3のバスB3と、第3のバスB3を接続または切断する第1のスイッチSW1と、第2のバスB2を接続または切断する第2のスイッチSW2と、第1のスイッチSW1および第2のスイッチSW2の接続または切断を制御するスイッチ制御部21aとを有する。
【選択図】図1

Description

本発明は、プロジェクター、およびプロジェクターの制御方法に関する。
従来、ファームウェア情報を供給するパーソナルコンピューター(PC)等のファームウェア供給装置と、ファームウェア情報を受信してファームウェアを更新するプロジェクター等の電子機器と、を備えたファームウェア更新システムが知られている(例えば特許文献1)。
特開2012−18599号公報
従来、複数のCPUを有し、複数のCPUのそれぞれについて、ファームウェアが格納される不揮発性メモリーを有するプロジェクター等の電子機器が知られている。このような電子機器においては、メインCPUのファームウェアを更新する場合には、メインCPUのみを起動して、対応する不揮発性メモリーのファームウェアを更新することが可能である。しかしながら、メインCPU以外のサブCPUのファームウェアを更新する場合には、全体を制御するメインCPUを起動した後に、対象のサブCPUを起動させ、当該サブCPUを介して、対応する不揮発性メモリーのファームウェアを更新する必要がある。このため、メインCPU以外のサブCPUのファームウェアの更新には、時間が掛かってしまうという問題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例に係るプロジェクターは、第1のプロセッサーと、第2のプロセッサーと、前記第1のプロセッサーのファームウェアが格納される第1の不揮発性メモリーと、前記第2のプロセッサーのファームウェアが格納される第2の不揮発性メモリーと、前記第1のプロセッサーと前記第1の不揮発性メモリーとを電気的に接続する第1のバスと、前記第2のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第2のバスと、前記第1のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第3のバスと、前記第3のバスを電気的に接続または切断する第1のスイッチと、前記第2のバスを電気的に接続または切断する第2のスイッチと、前記第1のスイッチおよび前記第2のスイッチの接続または切断の切り換えを制御するスイッチ制御部と、を有することを特徴とする。
このようなプロジェクターによれば、第1のプロセッサー、第1の不揮発性メモリー、第2のプロセッサー、および第2の不揮発性メモリーを有している。第1のバスは、第1のプロセッサーと第1の不揮発性メモリーとを電気的に接続する。第2のバスは、第2のプロセッサーと第2の不揮発性メモリーとを電気的に接続し、第2のスイッチは、第2のバスを接続または切断する。第3のバスは、第1のプロセッサーと第2の不揮発性メモリーとを電気的に接続し、第1のスイッチは、第3のバスを接続または切断する。そして、スイッチ制御部は、第1のスイッチおよび第2のスイッチの接続または切断の切り換えを制御する。これにより、第1のプロセッサーが、第2のプロセッサーを介することなく第2の不揮発性メモリーにアクセスすることが可能になる。
[適用例2]上記適用例に係るプロジェクターにおいて、更新ファームウェア情報を入力するファームウェア入力部をさらに有し、前記第2の不揮発性メモリーに格納されたファームウェアを更新する場合には、前記スイッチ制御部が、前記第1のスイッチを接続し、且つ前記第2のスイッチを切断した第1の状態に切り換え、前記第1の状態において、前記第1のプロセッサーが、前記更新ファームウェア情報に基づき、前記第2の不揮発性メモリーのファームウェアを更新することを特徴とする。
このようなプロジェクターによれば、第2の不揮発性メモリーのファームウェアを更新する場合には、スイッチ制御部は、第1のスイッチを接続し、第2のスイッチを切断した第1の状態に切り換える。そして、第1のプロセッサーが、第2の不揮発性メモリーのファームウェアを更新する。これにより、第2のプロセッサーを介することなく、第2の不揮発性メモリーのファームウェアを更新することができる。
[適用例3]上記適用例に係るプロジェクターにおいて、前記第1の不揮発性メモリーに格納されたファームウェアを更新する場合には、前記スイッチ制御部が、前記第1のスイッチを切断した第2の状態に切り換え、前記第2の状態において、前記第1のプロセッサーが、前記更新ファームウェア情報に基づき、前記第1の不揮発性メモリーのファームウェアを更新することを特徴とする。
このようなプロジェクターによれば、第1の不揮発性メモリーのファームウェアを更新する場合には、スイッチ制御部は、第1のスイッチを切断した第2の状態に切り換える。そして、第1のプロセッサーが、第1の不揮発性メモリーのファームウェアを更新する。これにより、第2のプロセッサーや第2の不揮発性メモリーの状態に関わらずに、第1の不揮発性メモリーのファームウェアを更新することができる。
[適用例4]上記適用例に係るプロジェクターにおいて、前記更新ファームウェア情報に基づき、前記第2の不揮発性メモリーまたは前記第1の不揮発性メモリーのファームウェアを更新するファームウェア更新プログラムは、前記第1の不揮発性メモリーに格納されることを特徴とする。
このようなプロジェクターによれば、第1のプロセッサーが、第1の不揮発性メモリーに格納されたファームウェア更新プログラムに基づいて動作することで、第2の不揮発性メモリーまたは第1の不揮発性メモリーに格納されるファームウェアを更新することができる。
[適用例5]上記適用例に係るプロジェクターにおいて、前記プロジェクターを通常起動する場合には、前記スイッチ制御部は、前記第1のスイッチを切断し、前記第2のスイッチを接続した第3の状態に切り換え、前記第3の状態において、前記第1のプロセッサーが、起動処理を行うことを特徴とする。
このようなプロジェクターによれば、プロジェクターを通常起動する際には、スイッチ制御部は、第1のスイッチを切断し、第2のスイッチを接続した第3の状態に切り換える。そして、第1のプロセッサーが、プロジェクターの起動処理を行う。これにより、第1のプロセッサーが第1の不揮発性メモリーに格納されたファームウェアで動作し、第2のプロセッサーが第2の不揮発性メモリーに格納されたファームウェアで動作することができる。
[適用例6]本適用例に係るプロジェクターの制御方法は、第1のプロセッサーと、第2のプロセッサーと、前記第1のプロセッサーのファームウェアが格納される第1の不揮発性メモリーと、前記第2のプロセッサーのファームウェアが格納される第2の不揮発性メモリーと、前記第1のプロセッサーと前記第1の不揮発性メモリーとを電気的に接続する第1のバスと、前記第2のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第2のバスと、前記第1のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第3のバスと、前記第3のバスを電気的に接続または切断する第1のスイッチと、前記第2のバスを電気的に接続または切断する第2のスイッチと、を有するプロジェクターの制御方法であって、前記第1のスイッチおよび前記第2のスイッチの接続または切断の切り換えを制御するスイッチ制御ステップを有することを特徴とする。
このようなプロジェクターの制御方法によれば、スイッチ制御ステップによって、第1のスイッチおよび第2のスイッチの接続または切断の動作が制御される。これにより、第1のプロセッサーが、第2のプロセッサーを介することなく第2の不揮発性メモリーにアクセスすることが可能になる。
また、上述したプロジェクター、およびプロジェクターの制御方法が、プロジェクターに備えられたコンピューターを用いて構築されている場合には、上記形態および上記適用例は、その機能を実現するためのプログラム、あるいは当該プログラムを前記コンピューターで読み取り可能に記録した記録媒体等の態様で構成することも可能である。記録媒体としては、フレキシブルディスクやHDD(Hard Disk Drive)、CD−ROM(Compact Disk Read Only Memory)、DVD(Digital Versatile Disk)、Blu−ray Disc(登録商標)、光磁気ディスク、不揮発性メモリーカード、プロジェクターの内部記憶装置(RAM(Random Access Memory)やROM(Read Only Memory)等の半導体メモリー)、および外部記憶装置(USB(Universal Serial Bus)メモリー等)等、前記コンピューターが読み取り可能な種々の媒体を利用することができる。
実施形態に係るプロジェクターの概略構成を示すブロック図。 スイッチの設定状態の状態遷移図。 プロジェクターがファームウェア更新モードで動作する際の処理のフローチャート。 プロジェクターの通常起動処理のフローチャート。
(実施形態)
本実施形態では、複数のCPU(Central Processing Unit)を備え、それぞれのファームウェアを更新可能なプロジェクターについて説明する。
図1は、本実施形態に係るプロジェクター1の概略構成を示すブロック図である。図1を使用して、プロジェクター1の内部構成について説明する。
プロジェクター1は、画像投写部10、制御部20、操作受付部30、受信部31、画像入力部50、画像処理部51等を備えている。また、図1には、更新ファームウェア情報をプロジェクター1に供給する装置として、パーソナルコンピューター(PC)200が表示されている。
画像投写部10は、光源としての光源装置11、光変調装置としての3つの液晶ライトバルブ12R,12G,12B、投写光学系としての投写レンズ13、液晶駆動部14等で構成されている。画像投写部10は、光源装置11から射出された光を、液晶ライトバルブ12R,12G,12Bで画像光に変調し、この画像光を投写レンズ13から投写して投写面Sに画像を表示する。
光源装置11は、超高圧水銀ランプやメタルハライドランプ等からなる放電型の光源ランプ11aと、光源ランプ11aが放射した光を液晶ライトバルブ12R,12G,12B側に反射するリフレクター11bとを含んで構成されている。光源装置11から射出された光は、図示しないインテグレーター光学系によって輝度分布が略均一な光に変換され、図示しない色分離光学系によって光の3原色である赤色(R)、緑色(G)、青色(B)の各色光成分に分離された後、それぞれ液晶ライトバルブ12R,12G,12Bに入射する。
液晶ライトバルブ12R,12G,12Bは、一対の透明基板間に液晶が封入された液晶パネル等によって構成される。液晶ライトバルブ12R,12G,12Bは、複数の画素(図示せず)がマトリクス状に配列された矩形状の画素領域を備えており、液晶に対して画素毎に駆動電圧を印加可能になっている。液晶駆動部14が、入力される画像情報に応じた駆動電圧を各画素に印加すると、各画素は、画像情報に応じた光透過率に設定される。このため、光源装置11から射出された光は、この液晶ライトバルブ12R,12G,12Bの画素領域を透過することによって変調され、画像情報に応じた画像光が色光毎に形成される。形成された各色の画像光は、図示しない色合成光学系によって画素毎に合成されてカラーの画像光となった後、投写レンズ13によって拡大投写される。
制御部20は、第1のプロセッサーとしてのメインCPU21、第1の不揮発性メモリーとしての第1のFlashROM(Flash Read Only Memory)22、第1のRAM23、第2のプロセッサーとしてのサブCPU25、第2の不揮発性メモリーとしての第2のFlashROM26、第2のRAM27等を備えている。
制御部20は、さらに、メインCPU21と第1のFlashROM22とを電気的に接続する第1のバスB1と、サブCPU25と第2のFlashROM26とを電気的に接続する第2のバスB2と、メインCPU21と第2のFlashROM26とを電気的に接続する第3のバスB3とを有している。さらに、制御部20には、第2のバスB2上に配置され、第2のバスB2を電気的に接続または切断する第2のスイッチSW2と、第3のバスB3上に配置され、第3のバスを電気的に接続または切断する第1のスイッチSW1とが備えられている。本実施形態では、第1のバスB1は、パラレルバスであり、アドレスバスおよびデータバスで構成されている。また、第2のバスB2および第3のバスB3は、シリアルバスであるSPI(Serial Peripheral Interface)バスで構成されている。
メインCPU21は、各種データ等の一時記憶に用いられる第1のRAM23や、第1のFlashROM22等とともに、プロジェクター1のメインの制御部として動作する。メインCPU21は、第1のFlashROM22に記憶されているファームウェア(制御プログラム)に従って動作することにより、プロジェクター1の動作を統括制御する。また、サブCPU25は、各種データ等の一時記憶に用いられる第2のRAM27や、第2のFlashROM26等とともに、プロジェクター1のサブの制御部として動作する。サブCPU25は、第2のFlashROM26に記憶されているファームウェア(制御プログラム)に従って動作することにより、プロジェクター1の動作を制御する。つまり、メインCPU21、第1のFlashROM22、第1のRAM23、サブCPU25、第2のFlashROM26、第2のRAM27は、コンピューターとして機能する。
第1のFlashROM22には、更新ファームウェア情報に基づき、第1のFlashROM22または第2のFlashROM26のファームウェアを更新する(書き換える)ファームウェア更新プログラム(図示せず)が、格納されている。メインCPU21は、ファームウェア更新モードにおいては、ファームウェア更新プログラムに基づいて動作し、受信部31によって受信される更新ファームウェア情報を、第1のFlashROM22または第2のFlashROM26に書き込む。
メインCPU21は、スイッチ制御部21aを有している。スイッチ制御部21aは、第1のスイッチSW1および第2のスイッチSW2を制御し、それぞれのスイッチを接続または切断することができる。
操作受付部30は、ユーザーがプロジェクター1に対して各種指示を行うための複数の操作キーを備えている。本実施形態の操作受付部30が備える操作キーとしては、電源のオン・オフを切り換えるための電源キー、入力された画像信号を切り換えるための入力切換キー、各種設定用のメニュー画像を表示させるメニューキー、メニュー画像における項目の選択等に用いられる方向キー、選択した項目を確定させるための決定キー等がある。
ユーザーが操作受付部30の各種操作キーを操作すると、操作受付部30は、この操作を受け付けて、操作された操作キーに対応する制御信号をメインCPU21に出力する。そして、メインCPU21は、操作受付部30から制御信号が入力されると、入力された制御信号に基づく処理を行って、プロジェクター1の動作を制御する。なお、操作受付部30の代わりに、あるいは操作受付部30とともに、遠隔操作が可能なリモコン(図示せず)を入力操作部として用いた構成としてもよい。この場合、リモコンは、ユーザーの操作内容に応じた赤外線等の操作信号を発信し、図示しないリモコン信号受信部がこれを受信してメインCPU21に伝達する。
なお、本実施形態では、操作受付部30に備わる所定のキーが押下された状態でプロジェクター1に電源が供給されると、制御部20は、プロジェクター1を、ファームウェア更新モードとして起動させる。
受信部31は、PC200から送信された更新ファームウェア情報を受信する。本実施形態では、PC200と受信部31とは、USB(Universal Serial Bus)によって接続されており、受信部31は、USB端子(図示せず)を有して構成されている。受信部31は、受信した更新ファームウェア情報を、制御部20のメインCPU21に出力する。メインCPU21は、受信部31から入力された更新ファームウェア情報を第1のRAM23に、一時記憶させる。受信部31とメインCPU21が、ファームウェア入力部に相当する。
画像入力部50は、複数の入力端子(図示せず)を備えており、これらの入力端子には、ビデオ再生装置やパーソナルコンピューター等、図示しない外部の画像供給装置から各種形式の画像情報が入力される。画像入力部50は、入力された画像情報を画像処理部51に出力する。このとき、画像入力部50は、必要に応じてA/D変換を行い、デジタル画像情報を出力する。
画像処理部51は、図示しない画像メモリー(フレームメモリー)を有し、画像入力部50から入力された画像情報をフレーム毎に記憶する。そして、画像処理部51は、制御部20の指示に基づいて、画像処理を行う。ここで、画像処理とは、画像情報に対して、画像のスケーリングや台形歪の補正を行ったり、画像の表示状態(例えば、輝度、コントラスト、同期、トラッキング、色の濃さ、色合い等)の調整を行ったりすることを示す。また、画像処理部51は、メニュー画像等のOSD(オンスクリーンディスプレイ)画像を、入力画像に重畳することもできる。画像処理部51によって画像処理がなされた画像情報は、液晶駆動部14に出力される。
液晶駆動部14は、画像処理部51から入力される画像情報に従って液晶ライトバルブ12R,12G,12Bを駆動する。これにより、光源装置11から射出された光は、液晶ライトバルブ12R,12G,12Bによって画像情報に応じて変調され、投写レンズ13から投写される。
ここで、第1のスイッチSW1および第2のスイッチSW2の設定状態について説明する。第1のスイッチSW1および第2のスイッチSW2は、メインCPU21のスイッチ制御部21aによって、制御される。
図2は、スイッチの設定状態の状態遷移図である。
図2に示すように、スイッチ(第1のスイッチSW1および第2のスイッチSW2)の設定状態は、初期状態ST0、第1の状態ST1、第2の状態ST2、第3の状態ST3に遷移可能となっている。
初期状態ST0は、メインCPU21が起動されていないときのスイッチ設定状態、またはスタンバイモード(メインCPU21は起動されており、サブCPU25は起動されていない)のときのスイッチ設定状態である。このとき、第1のスイッチSW1および第2のスイッチSW2は、不定になっている。初期状態ST0から、プロジェクター1を第2のFlashROM26のファームウェア更新モードで起動させると、第1の状態に遷移する。また、初期状態ST0から、プロジェクター1を第1のFlashROM22のファームウェア更新モードで起動させると、第2の状態に遷移する。また、初期状態ST0から、プロジェクター1を通常起動モードで起動させると、第3の状態に遷移する。
第1の状態ST1は、プロジェクター1が、第2のFlashROM26のファームウェア更新モードで起動されたときのスイッチ設定状態である。第1の状態ST1では、第1のスイッチSW1は接続されており、第2のスイッチSW2は切断されている。このとき、メインCPU21は起動され、サブCPU25は起動されない。
第2の状態ST2は、プロジェクター1が、第1のFlashROM22のファームウェア更新モードで起動されたときのスイッチ設定状態である。第2の状態ST2では、第1のスイッチSW1は切断されており、第2のスイッチSW2は不定となっている。このとき、メインCPU21は起動され、サブCPU25は起動されない。なお、第2のスイッチSW2は、切断してもよいし接続してもよい。
第3の状態ST3は、プロジェクター1が電源オンされ、通常起動されたときのスイッチ設定状態である。第3の状態ST3では、第1のスイッチSW1は切断されており、第2のスイッチSW2は接続されている。通常起動モードでは、メインCPU21は起動され、サブCPU25も起動される。
次に、プロジェクター1に電源が供給され、ファームウェア更新モードとして動作する際の処理について説明する。
図3は、プロジェクター1がファームウェア更新モードで動作する際の処理のフローチャートである。
プロジェクター1に電源が供給されると、制御部20のメインCPU21は、ファームウェア更新モードで起動されたか否かを判断する(ステップS101)。具体的には、操作受付部30に備わる所定のキーが押下されているか否かを判断する。
ファームウェア更新モードである場合(ステップS101:YES)、メインCPU21は、ファームウェア更新対象が、第2のFlashROM26か否かを判断する(ステップS102)。即ち、更新対象のファームウェアは、サブCPU25のファームウェアか否かを判断する。具体的には、押下されている所定のキーの種類によって判別する。
ファームウェア更新対象が、第2のFlashROM26である場合(ステップS102:YES)、メインCPU21のスイッチ制御部21aは、第2のスイッチSW2を切断する(ステップS103)。さらに、メインCPU21のスイッチ制御部21aは、第1のスイッチSW1を接続する(ステップS104)。これにより、スイッチの設定状態は、第1の状態ST1となる。
受信部31が、PC200から更新ファームウェア情報を受信すると、メインCPU21は、受信部31から更新ファームウェア情報を入力し、第1のRAM23に一時保存する(ステップS105)。そして、メインCPU21は、第1のRAM23に一時保存した更新ファームウェア情報を第2のFlashROM26に書き込む(ステップS106)。そして、ファームウェア更新モードの処理を終了する。
ファームウェア更新対象が、第2のFlashROM26でない場合(ステップS102:NO)、即ち、ファームウェア更新対象が第1のFlashROM22である場合、メインCPU21のスイッチ制御部21aは、第1のスイッチSW1を切断する(ステップS107)。このとき、第2のスイッチSW2は不定としている。これにより、スイッチの設定状態は、第2の状態ST2となる。
受信部31が、PC200から更新ファームウェア情報を受信すると、メインCPU21は、受信部31から更新ファームウェア情報を入力し、第1のRAM23に一時保存する(ステップS108)。そして、メインCPU21は、第1のRAM23に一時保存した更新ファームウェア情報を第1のFlashROM22に書き込む(ステップS109)。そして、ファームウェア更新モードの処理を終了する。
ファームウェア更新モードでない場合(ステップS101:NO)、メインCPU21は、プロジェクター1をスタンバイモードに移行させる(ステップS110)そして、当該処理を終了する。
次に、プロジェクター1がスタンバイモードにおいて、操作受付部30に備わる電源キーが押下(即ち、電源オン操作)されて通常起動する際の処理について説明する。
図4は、プロジェクター1の通常起動処理のフローチャートである。
電源オン操作がなされると、メインCPU21のスイッチ制御部21aは、第1のスイッチSW1を切断する(ステップS201)。さらに、メインCPU21のスイッチ制御部21aは、第2のスイッチSW2を接続する(ステップS202)。これにより、スイッチの設定状態は、第3の状態ST3となる。
メインCPU21は、サブCPU25を起動する(ステップS203)。具体的には、サブCPU25の電源回路(図示せず)をオンさせて電源を供給し、サブCPU25のリセットを解除する。これにより、サブCPU25は動作を開始する。そして、メインCPU21は、プロジェクター1の起動処理を実行してプロジェクターを起動させる(ステップS204)。そして、プロジェクター1の通常起動処理を終了する。
上述した実施形態によれば、以下の効果が得られる。
(1)プロジェクター1の制御部20は、第3のバスB3上に第1のスイッチSW1を有し、第2のバスB2上に第2のスイッチSW2を有している。そして、スイッチ制御部21aによって、第1のスイッチSW1および第2のスイッチSW2の接続または切断の動作が制御され、スイッチ設定状態を、第1の状態ST1、第2の状態ST2、または第3の状態ST3に切り換えることが可能である。これにより、メインCPU21が第2のFlashROM26にアクセスしたり、サブCPU25が第2のFlashROM26にアクセスしたりすることが可能になるため、プロジェクター1は様々な処理を行うことができる。
(2)プロジェクター1は、第2のFlashROM26のファームウェアを更新する場合には、第1のスイッチSW1を接続し、第2のスイッチSW2を切断した第1の状態ST1に切り換える。そして、メインCPU21が、第2のFlashROM26のファームウェア(即ち、サブCPU25が動作するためのファームウェア)を更新する。これにより、サブCPU25を介することなく、メインCPU21が、第2のFlashROM26に格納されたファームウェアを更新することができる。つまり、サブCPU25を起動する必要がないため、サブCPU25を起動するための時間や処理を削減することができる。また、サブCPU25を起動しないため、消費電力を低減することができる。
(3)プロジェクター1は、第1のFlashROM22のファームウェアを更新する場合には、第1のスイッチSW1を切断した第2の状態ST2に切り換える。そして、メインCPU21が、第1のFlashROM22のファームウェア(即ち、メインCPU21が動作するためのファームウェア)を更新する。これにより、サブCPU25を介することなく、メインCPU21が、第1のFlashROM22に格納されたファームウェアを更新することができる。つまり、サブCPU25を起動する必要がないため、サブCPU25を起動するための時間や処理を削減することができる。また、サブCPU25を起動しないため、消費電力を低減することができる。
(4)プロジェクター1は、通常起動する際には、第1のスイッチSW1を切断し、第2のスイッチSW2を接続した第3の状態ST3に切り換える。そして、メインCPU21は、サブCPU25を起動させて、起動処理を行う。これにより、メインCPU21が第1のFlashROM22に格納されたファームウェアで動作し、サブCPU25が第2のFlashROM26に格納されたファームウェアで動作して、プロジェクター1は、通常動作することができる。
(5)プロジェクター1のメインCPU21は、ファームウェア更新モードにおいて、第1のFlashROM22に格納されたファームウェア更新プログラムに基づいて動作する。そして、メインCPU21は、第2のFlashROM26または第1のFlashROM22に格納されるファームウェアを更新することができる。よって、第2のFlashROM26には、ファームウェア更新プログラム等を格納しなくてもよい。つまり、予め第2のFlashROM26に何も記録されていなくても、ファームウェアを書き込むことができるため、有益である。
なお、上述した実施形態に限定されず、種々の変更や改良等を加えて実施することが可能である。変形例を以下に述べる。
(変形例1)上記実施形態では、プロジェクター1は、メインCPU21を1つと、サブCPU25を1つ備える構成としているが、これに限定するものではない。例えば、サブCPUを複数備え、複数のサブCPUのそれぞれのファームウェアを格納するFlashROM(不揮発性メモリー)を複数備えてもよい。そして、メインCPU21と複数のFlashROMとを電気的に接続する複数のバスと、当該複数のバス上に配置されて、それぞれのバスを接続または切断する複数のスイッチを備えてもよい。こうすれば、メインCPU21が、それぞれのFlashROMのファームウェアを更新することが可能となる。
(変形例2)上記実施形態では、第1のスイッチSW1は、第3のバスB3上に配置され、第2のスイッチSW2は、第2のバスB2上に配置されるものとしたが、第1のスイッチSW1は、メインCPU21は内部に内蔵され、第2のスイッチSW2はサブCPU25に内蔵される構成としてもよい。
(変形例3)上記実施形態では、第1および第2の不揮発性メモリーを、FlashROMとしているが、書き込み可能な不揮発性メモリーであれば、FlashROMに限定するものではない。
(変形例4)上記実施形態では、第2のバスB2および第3のバスB3は、SPIバスとしたが、他の規格のバスとしてもよい。また、第1のバスB1は、パラレルバスとしたが、他の規格のバスとしてもよい。
(変形例5)上記実施形態では、スタンバイモードでは、スイッチ設定状態は初期状態ST0とし、第1のスイッチSW1および第2のスイッチSW2の設定は不定としているが、第1のスイッチSW1を切断し、第2のスイッチSW2を接続した第3の状態ST3としてもよい。この場合、電源オン操作による通常起動処理における第1のスイッチSW1および第2のスイッチSW2の設定処理は不要となる。
(変形例6)上記実施形態では、プロジェクター1に電源が供給されたときに押下されているキーによって、ファームウェア更新モードを切り換えているが、PC200等からコマンドを送信することによって、ファームウェア更新モードを切り換えてもよい。つまり、PC200等から送信するコマンドの種別によって、ファームウェアを更新するFlashROMを切り換えてもよい。
(変形例7)上記実施形態では、PC200とプロジェクター1とは、USBによって接続され、更新ファームウェア情報が送信されるものとしたが、通信規格は、USBに限定するものではない。例えば、RS−232CやIEEE(Institute of Electrical and Electronic Engineers)1394等の通信としてもよいし、IPネットワーク通信や、無線通信による通信としてもよい。
(変形例8)上記実施形態では、光源装置11は、放電型の光源ランプ11aを有して構成されているが、LED光源やレーザー等の固体光源や、その他の光源を用いることもできる。
(変形例9)上記実施形態では、プロジェクター1は、光変調装置として、透過型の液晶ライトバルブ12R,12G,12Bを用いているが、反射型の液晶ライトバルブ等、反射型の光変調装置を用いることも可能である。また、入射した光の射出方向を、画素としてのマイクロミラー毎に制御することにより、光源から射出した光を変調する微小ミラーアレイデバイス等を用いることもできる。
1…プロジェクター、10…画像投写部、11…光源装置、11a…光源ランプ、11b…リフレクター、12R,12G,12B…液晶ライトバルブ、13…投写レンズ、14…液晶駆動部、20…制御部、21…メインCPU、21a…スイッチ制御部、22…第1のFlashROM、23…第1のRAM、25…サブCPU、26…第2のFlashROM、27…第2のRAM、30…操作受付部、31…受信部、50…画像入力部、51…画像処理部、200…PC、B1…第1のバス、B2…第2のバス、B3…第3のバス、SW1…第1のスイッチ、SW2…第2のスイッチ。

Claims (6)

  1. 第1のプロセッサーと、
    第2のプロセッサーと、
    前記第1のプロセッサーのファームウェアが格納される第1の不揮発性メモリーと、
    前記第2のプロセッサーのファームウェアが格納される第2の不揮発性メモリーと、
    前記第1のプロセッサーと前記第1の不揮発性メモリーとを電気的に接続する第1のバスと、
    前記第2のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第2のバスと、
    前記第1のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第3のバスと、
    前記第3のバスを電気的に接続または切断する第1のスイッチと、
    前記第2のバスを電気的に接続または切断する第2のスイッチと、
    前記第1のスイッチおよび前記第2のスイッチの接続または切断の切り換えを制御するスイッチ制御部と、
    を有することを特徴とするプロジェクター。
  2. 請求項1に記載のプロジェクターであって、
    更新ファームウェア情報を入力するファームウェア入力部をさらに有し、
    前記第2の不揮発性メモリーに格納されたファームウェアを更新する場合には、
    前記スイッチ制御部が、前記第1のスイッチを接続し、且つ前記第2のスイッチを切断した第1の状態に切り換え、
    前記第1の状態において、前記第1のプロセッサーが、前記更新ファームウェア情報に基づき、前記第2の不揮発性メモリーのファームウェアを更新することを特徴とするプロジェクター。
  3. 請求項2に記載のプロジェクターであって、
    前記第1の不揮発性メモリーに格納されたファームウェアを更新する場合には、
    前記スイッチ制御部が、前記第1のスイッチを切断した第2の状態に切り換え、
    前記第2の状態において、前記第1のプロセッサーが、前記更新ファームウェア情報に基づき、前記第1の不揮発性メモリーのファームウェアを更新することを特徴とするプロジェクター。
  4. 請求項2または3に記載のプロジェクターであって、
    前記更新ファームウェア情報に基づき、前記第2の不揮発性メモリーまたは前記第1の不揮発性メモリーのファームウェアを更新するファームウェア更新プログラムは、前記第1の不揮発性メモリーに格納されることを特徴とするプロジェクター。
  5. 請求項2乃至4のいずれか一項に記載のプロジェクターであって、
    前記プロジェクターを通常起動する場合には、
    前記スイッチ制御部は、前記第1のスイッチを切断し、前記第2のスイッチを接続した第3の状態に切り換え、
    前記第3の状態において、前記第1のプロセッサーが、起動処理を行うことを特徴とするプロジェクター。
  6. 第1のプロセッサーと、第2のプロセッサーと、前記第1のプロセッサーのファームウェアが格納される第1の不揮発性メモリーと、前記第2のプロセッサーのファームウェアが格納される第2の不揮発性メモリーと、前記第1のプロセッサーと前記第1の不揮発性メモリーとを電気的に接続する第1のバスと、前記第2のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第2のバスと、前記第1のプロセッサーと前記第2の不揮発性メモリーとを電気的に接続する第3のバスと、前記第3のバスを電気的に接続または切断する第1のスイッチと、前記第2のバスを電気的に接続または切断する第2のスイッチと、を有するプロジェクターの制御方法であって、
    前記第1のスイッチおよび前記第2のスイッチの接続または切断の切り換えを制御するスイッチ制御ステップを有することを特徴とするプロジェクターの制御方法。
JP2012211897A 2012-09-26 2012-09-26 プロジェクター、およびプロジェクターの制御方法 Pending JP2014066854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012211897A JP2014066854A (ja) 2012-09-26 2012-09-26 プロジェクター、およびプロジェクターの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012211897A JP2014066854A (ja) 2012-09-26 2012-09-26 プロジェクター、およびプロジェクターの制御方法

Publications (1)

Publication Number Publication Date
JP2014066854A true JP2014066854A (ja) 2014-04-17

Family

ID=50743322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012211897A Pending JP2014066854A (ja) 2012-09-26 2012-09-26 プロジェクター、およびプロジェクターの制御方法

Country Status (1)

Country Link
JP (1) JP2014066854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020527271A (ja) * 2017-07-18 2020-09-03 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh スレーブコンピュータの初期プログラミング方法および装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218788A (ja) * 1996-02-09 1997-08-19 Fujitsu Ltd インサービス直接ダウンロード方式
JPH10283172A (ja) * 1997-04-02 1998-10-23 Nec Corp フラッシュromデータ書き換え方式
JP2002031844A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 携帯型メモリに格納されたシステムによるプロジェクタの起動
JP2002073359A (ja) * 2000-08-28 2002-03-12 Nec Access Technica Ltd 複数cpu回路部を有する装置のプログラム書き換え方式
JP2004139340A (ja) * 2002-10-17 2004-05-13 Anritsu Corp 測定器
JP2011090481A (ja) * 2009-10-22 2011-05-06 Hitachi Ltd 情報処理装置及びシステム設定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218788A (ja) * 1996-02-09 1997-08-19 Fujitsu Ltd インサービス直接ダウンロード方式
JPH10283172A (ja) * 1997-04-02 1998-10-23 Nec Corp フラッシュromデータ書き換え方式
JP2002031844A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 携帯型メモリに格納されたシステムによるプロジェクタの起動
JP2002073359A (ja) * 2000-08-28 2002-03-12 Nec Access Technica Ltd 複数cpu回路部を有する装置のプログラム書き換え方式
JP2004139340A (ja) * 2002-10-17 2004-05-13 Anritsu Corp 測定器
JP2011090481A (ja) * 2009-10-22 2011-05-06 Hitachi Ltd 情報処理装置及びシステム設定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020527271A (ja) * 2017-07-18 2020-09-03 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh スレーブコンピュータの初期プログラミング方法および装置
US11200195B2 (en) 2017-07-18 2021-12-14 Robert Bosch Gmbh Method and device for the initial programming of a secondary computer

Similar Documents

Publication Publication Date Title
JP5644600B2 (ja) プロジェクター
JP2012088636A (ja) プロジェクター、およびプロジェクターの制御方法
JP5747580B2 (ja) プロジェクター、およびプロジェクターの制御方法
JP2015011092A (ja) 画像処理装置、画像表示装置、および画像処理装置の制御方法
JP6194681B2 (ja) 画像表示装置
JP2014066854A (ja) プロジェクター、およびプロジェクターの制御方法
JP2009198543A (ja) プロジェクタ
JP2009098482A (ja) プロジェクタ及び画像投写システム
JP6701747B2 (ja) 表示装置、及び、表示装置の制御方法
JP6015354B2 (ja) 画像表示システム、および画像表示システムの制御方法
JP5617575B2 (ja) 画像表示装置、およびその制御方法
US11089273B2 (en) Image display system and control method for image display system
JP2013160978A (ja) プロジェクター、及びプロジェクターの制御方法
JP2014115363A (ja) 画像表示装置、および画像表示装置の制御方法
JP6127393B2 (ja) プロジェクターシステム、プロジェクターシステムの制御方法、及びプロジェクター
JP7263986B2 (ja) 画像表示システム及び画像表示システムの制御方法
US10643524B2 (en) Display device, and method of controlling display device
JP2013077988A (ja) プロジェクター、およびプロジェクターの制御方法
JP5685972B2 (ja) プロジェクター、およびプロジェクターの制御方法
JP2014081699A (ja) プロジェクター、およびプロジェクターの制御方法
JP2011227119A (ja) プロジェクター、およびプロジェクターの制御方法
JP2012037636A (ja) プロジェクターおよびその制御方法
JP2014170032A (ja) プロジェクター、プロジェクターシステム、およびプロジェクターの制御方法
JP2010186036A (ja) 画像表示装置
JP2013225741A (ja) プロジェクター、プロジェクターシステム、およびプロジェクターの制御方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160615

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808