JPH01193948A - データ転送制御方式 - Google Patents
データ転送制御方式Info
- Publication number
- JPH01193948A JPH01193948A JP1805988A JP1805988A JPH01193948A JP H01193948 A JPH01193948 A JP H01193948A JP 1805988 A JP1805988 A JP 1805988A JP 1805988 A JP1805988 A JP 1805988A JP H01193948 A JPH01193948 A JP H01193948A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- processing unit
- central processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims description 17
- 230000000694 effects Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置に備えられる主記憶装置内の
各記憶領域間のデータ転送を制御するデータ転送制御方
式に関するものである。
各記憶領域間のデータ転送を制御するデータ転送制御方
式に関するものである。
第2図はデータ処理装置の要部構成を示すブロック図で
ある。図において、データ処理装置は、データ処理に必
要な演算・制御をプログラム1aに従って行う中央処理
装置1と、データを格納し中央処理装置1よりアクセス
される主記憶装置Sと、中央処理装置1からの指令によ
り主記憶装置3のある記憶領域3aから別の記憶領域3
bへのデータ転送を制御するデータ転送制御回路Zとを
備えている。データ転送制御回路2はデータを一時的に
格納するバッファレジスタ2aを有している。
ある。図において、データ処理装置は、データ処理に必
要な演算・制御をプログラム1aに従って行う中央処理
装置1と、データを格納し中央処理装置1よりアクセス
される主記憶装置Sと、中央処理装置1からの指令によ
り主記憶装置3のある記憶領域3aから別の記憶領域3
bへのデータ転送を制御するデータ転送制御回路Zとを
備えている。データ転送制御回路2はデータを一時的に
格納するバッファレジスタ2aを有している。
このような構成を有するデータ処理装置における従来の
データ転送制御方式の動作について説明する。主記憶装
置3の記憶領域3aから記憶領域3bへデータ転送を行
う際、データ転送制御回路2には転送元の開始アドレス
(記憶領域3aのアドレス)、転送先のアドレス(記憶
領域3bのアドレス)及び転送サイズ(転送データのビ
ット長さ)が中央処理装置1から伝えられ、データ転送
の開始が指示される。データ転送制御回路2では、上記
指示に従って記憶領域3aがら一定のデータ幅でデータ
をバッファレジスタ2aに一旦読み込み、その後そのデ
ータを記憶領域3bに書き込む。
データ転送制御方式の動作について説明する。主記憶装
置3の記憶領域3aから記憶領域3bへデータ転送を行
う際、データ転送制御回路2には転送元の開始アドレス
(記憶領域3aのアドレス)、転送先のアドレス(記憶
領域3bのアドレス)及び転送サイズ(転送データのビ
ット長さ)が中央処理装置1から伝えられ、データ転送
の開始が指示される。データ転送制御回路2では、上記
指示に従って記憶領域3aがら一定のデータ幅でデータ
をバッファレジスタ2aに一旦読み込み、その後そのデ
ータを記憶領域3bに書き込む。
この動作は指示されたサイズのデータ転送が完了するま
で繰り返される。一方、中央処理装置1はに行われ、従
って中央処理装置1はデータ転送のための処理を実行し
ている間は他の処理を実行することができない。
で繰り返される。一方、中央処理装置1はに行われ、従
って中央処理装置1はデータ転送のための処理を実行し
ている間は他の処理を実行することができない。
ここで、第3図に示すフローチャートを参照して、この
従来方式において実際にデータ転送を行うプログラムの
動作を説明する。まず、データ転送の実施に先だって、
プログラム1aは転送元の開始アドレス、転送先のアド
レス及び転送サイズを決めるための前処理を行い(ステ
ップNl)、次いで転送命令を発行して上記データ転送
処理を行う(ステップN2)。こpデータ転送処理が完
了した時点で転送処理を解除し所定のデータ処理を実行
するための後処理を行う(ステップN3)。
従来方式において実際にデータ転送を行うプログラムの
動作を説明する。まず、データ転送の実施に先だって、
プログラム1aは転送元の開始アドレス、転送先のアド
レス及び転送サイズを決めるための前処理を行い(ステ
ップNl)、次いで転送命令を発行して上記データ転送
処理を行う(ステップN2)。こpデータ転送処理が完
了した時点で転送処理を解除し所定のデータ処理を実行
するための後処理を行う(ステップN3)。
これらの処理は逐次的に行われ、また、必要に応じて中
央処理装置1への割込みの禁止状態で行われる。
央処理装置1への割込みの禁止状態で行われる。
上述したように従来のデータ転送制御方式では、主記憶
装置内の各記憶領域間のデータ転送が中央処理装置の処
理と同期して行われるので、データ転送中は中央処理装
置における他の処理が中断された状態になって、特に転
送データのサイズが長い場合は中央処理装置の処理中断
時間が長くなり、同様のデータ転送が頻繁に行われる場
合にはデータ処理装置全体の処理性能の低下を招くとい
う問題点があった。
装置内の各記憶領域間のデータ転送が中央処理装置の処
理と同期して行われるので、データ転送中は中央処理装
置における他の処理が中断された状態になって、特に転
送データのサイズが長い場合は中央処理装置の処理中断
時間が長くなり、同様のデータ転送が頻繁に行われる場
合にはデータ処理装置全体の処理性能の低下を招くとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、主記憶装置内の各記憶領域間のデータ転送中
に中央処理装置での他の処理を中断しないようにして、
データ処理装置全体の処理性能を向上できるデータ転送
制御方式を提供することを目的とする。
たもので、主記憶装置内の各記憶領域間のデータ転送中
に中央処理装置での他の処理を中断しないようにして、
データ処理装置全体の処理性能を向上できるデータ転送
制御方式を提供することを目的とする。
一3=
〔課題を解決するための手段〕
この発明に係るデータ転送制御方式は、実行中のプログ
ラムlaに従って中央処理装置lの他の処理とは非同期
に主記憶装置3の各記憶領域3a。
ラムlaに従って中央処理装置lの他の処理とは非同期
に主記憶装置3の各記憶領域3a。
3b間のデータ転送をデータ転送制御回路2を介して行
うことを特徴とするものである。
うことを特徴とするものである。
(作用〕
主記憶装置3の各記憶領域3a、3b間のデータ転送は
、実行中のプログラム1aにより中央処理装置1の他の
処理とは非同期状態で行われる。
、実行中のプログラム1aにより中央処理装置1の他の
処理とは非同期状態で行われる。
従って中央処理装置1はデータ転送制御回路2を制御し
て例えば記憶領域3aのデータを記憶領域3bへ転送す
るとともに、他の処理も並行して実行可能にする。
て例えば記憶領域3aのデータを記憶領域3bへ転送す
るとともに、他の処理も並行して実行可能にする。
第1図はこの発明の一実施例に係るデータ転送制御方式
を説明するためのフローチャートである。
を説明するためのフローチャートである。
なお、この実施例のデータ転送制御方式を採用したデー
タ処理装置の構成は第2図に示す。ここでは第2図の説
明を省略する。第1図に示すステンプS1〜S6は中央
処理装置1における処理であり、ステップS7.S8は
データ転送制御回路2における処理である。
タ処理装置の構成は第2図に示す。ここでは第2図の説
明を省略する。第1図に示すステンプS1〜S6は中央
処理装置1における処理であり、ステップS7.S8は
データ転送制御回路2における処理である。
次に動作について説明する。中央処理装置1上のプログ
ラム1aが起動し、中央処理装置1はデータの割込み禁
止処理を行う(ステップSl)。
ラム1aが起動し、中央処理装置1はデータの割込み禁
止処理を行う(ステップSl)。
その後、データ転送の実施に先だって、中央処理装置1
は転送元の開始アドレス(記憶領域3aのアドレス)、
転送先のドレス(記憶領域3bのアドレス)及び転送サ
イズ(転送データの長さ)などを設定するデータ転送の
ための前処理を行う(ステップS2)。この前処理を行
った後、中央処理装置1はプログラム1aのデータ転送
開始指令によりデータ転送に必要な転送元開始アドレス
、転送先アドレス及び転送サイズをデータ転送制御回路
2に通知し、バッファレジスタ2aに格納すると(ステ
ップS3)、すぐにそれに引き続く他の所定処理(通常
のデータ処理など)を実行する(ステップS4)。一方
、データ転送制御回路2では中央処理装置1から転送の
通知を受けた後、直ちにデータの転送を開始する(ステ
ップS7)。
は転送元の開始アドレス(記憶領域3aのアドレス)、
転送先のドレス(記憶領域3bのアドレス)及び転送サ
イズ(転送データの長さ)などを設定するデータ転送の
ための前処理を行う(ステップS2)。この前処理を行
った後、中央処理装置1はプログラム1aのデータ転送
開始指令によりデータ転送に必要な転送元開始アドレス
、転送先アドレス及び転送サイズをデータ転送制御回路
2に通知し、バッファレジスタ2aに格納すると(ステ
ップS3)、すぐにそれに引き続く他の所定処理(通常
のデータ処理など)を実行する(ステップS4)。一方
、データ転送制御回路2では中央処理装置1から転送の
通知を受けた後、直ちにデータの転送を開始する(ステ
ップS7)。
データの転送が完了すると(ステップS8)、データ転
送制御回路2から中央処理装置lへ転送完了が通知され
る。そして、この転送完了は中央処理装置1上で実行中
のプログラム1aには割込み禁止が解除された時点で通
知され(ステップS5)、その後データ転送の後処理、
例えばデータ転送処理を解除して所定のデータ処理を行
うための処理などが行われる(ステップS6)。その後
、中央処理装置1は通常のデータ処理の動作状態に復帰
する。なお、ステップS4の他の処理及びステップS5
におけるプログラム1aの割込み禁止が解除されてから
実際にデータ転送の完了がプログラム1aに通知される
までの処理と、ステップS7のデータ転送開始からステ
ップS8のデータ転送完了までの処理とは同時に実行さ
れる。上記実施例において、データ転送完了の通知に対
する割込みの禁止及び解除は、中央処理装置1上で実行
されるプログラム禁止及び解除は、中央処理装置1上で
実行されるプログラム1aによって制御される。また、
データ転送の完了状況及び何らかの異常の発生時の状況
を示す情報は、完了通知の割込みとともに主記憶装置3
の特定の記憶領域に格納される。
送制御回路2から中央処理装置lへ転送完了が通知され
る。そして、この転送完了は中央処理装置1上で実行中
のプログラム1aには割込み禁止が解除された時点で通
知され(ステップS5)、その後データ転送の後処理、
例えばデータ転送処理を解除して所定のデータ処理を行
うための処理などが行われる(ステップS6)。その後
、中央処理装置1は通常のデータ処理の動作状態に復帰
する。なお、ステップS4の他の処理及びステップS5
におけるプログラム1aの割込み禁止が解除されてから
実際にデータ転送の完了がプログラム1aに通知される
までの処理と、ステップS7のデータ転送開始からステ
ップS8のデータ転送完了までの処理とは同時に実行さ
れる。上記実施例において、データ転送完了の通知に対
する割込みの禁止及び解除は、中央処理装置1上で実行
されるプログラム禁止及び解除は、中央処理装置1上で
実行されるプログラム1aによって制御される。また、
データ転送の完了状況及び何らかの異常の発生時の状況
を示す情報は、完了通知の割込みとともに主記憶装置3
の特定の記憶領域に格納される。
上記実施例によれば、データ転送の開始を実行中のプロ
グラム1aより指示するとともに、データ転送の完了も
割込みによりプログラム1aに通知するようにしたので
、主記憶装置3内の各記憶領域3a、3b間のデータ転
送は中央処理装置1の他の処理と非同期に行うことが可
能となり、そのデータ転送処理中においても中央処理装
置1の他の処理は中断されることがない。
グラム1aより指示するとともに、データ転送の完了も
割込みによりプログラム1aに通知するようにしたので
、主記憶装置3内の各記憶領域3a、3b間のデータ転
送は中央処理装置1の他の処理と非同期に行うことが可
能となり、そのデータ転送処理中においても中央処理装
置1の他の処理は中断されることがない。
なお、上記実施例では転送元の記憶領域3aのアドレス
と転送先の記憶領域3bのアドレスとが連続している場
合について説明したが、各アドレスが不連続な場合でも
、主記憶装置3の各記憶領域間について転送元アドレス
と転送先アドレスとの対応を1対1のテーブル形式にし
てデータ転送を指示するようにすれば同様の効果が得ら
れる。
と転送先の記憶領域3bのアドレスとが連続している場
合について説明したが、各アドレスが不連続な場合でも
、主記憶装置3の各記憶領域間について転送元アドレス
と転送先アドレスとの対応を1対1のテーブル形式にし
てデータ転送を指示するようにすれば同様の効果が得ら
れる。
以上のように本発明によれば、実行中のプログラムに従
って中央処理装置の他の処理とは非同期に主記憶装置の
記憶領域間のデータ転送をデータ転送制御回路を介して
行うようにしたので、各記憶領域間のデータ転送中であ
っても中央処理装置は他の処理を実行することができ、
従ってデータ処理装置全体の処理性能の向上を図れると
いう効果が得られる。
って中央処理装置の他の処理とは非同期に主記憶装置の
記憶領域間のデータ転送をデータ転送制御回路を介して
行うようにしたので、各記憶領域間のデータ転送中であ
っても中央処理装置は他の処理を実行することができ、
従ってデータ処理装置全体の処理性能の向上を図れると
いう効果が得られる。
第1図はこの発明の一実施例に係るデータ転送制御方式
を説明するためのフローチャート、第2図は実施例及び
従来例に係るデータ処理装置の構成を示すブロック図、
第3図は従来のデータ転送制御方式を説明するためのフ
ローチャートである。 1・・・中央処理装置、1a・・・プログラム2・・・
データ転送制御回路、3・・・主記憶装置、3a、3b
・・・記憶領域。 代理人 大 岩 増 雄(ほか2名)手続補正
書(自発) S−′II 特許庁長官数 ヒ釦1、事件の
表示 特願昭63−018059号3、補正をする
者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名
称 (601)三菱電機株式会社代表者志岐守哉 4、代理人 5、補正の対象 発明の詳細な説明の欄。 a 補正の内容 (1)明細書第7頁第18行目乃至第19行目に「中央
処理装置1上で実行されるプログラム禁止及び解除は、
」とあるのを削除する。 以 上
を説明するためのフローチャート、第2図は実施例及び
従来例に係るデータ処理装置の構成を示すブロック図、
第3図は従来のデータ転送制御方式を説明するためのフ
ローチャートである。 1・・・中央処理装置、1a・・・プログラム2・・・
データ転送制御回路、3・・・主記憶装置、3a、3b
・・・記憶領域。 代理人 大 岩 増 雄(ほか2名)手続補正
書(自発) S−′II 特許庁長官数 ヒ釦1、事件の
表示 特願昭63−018059号3、補正をする
者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名
称 (601)三菱電機株式会社代表者志岐守哉 4、代理人 5、補正の対象 発明の詳細な説明の欄。 a 補正の内容 (1)明細書第7頁第18行目乃至第19行目に「中央
処理装置1上で実行されるプログラム禁止及び解除は、
」とあるのを削除する。 以 上
Claims (1)
- データ処理に必要な演算・制御をプログラムに従って
実行する中央処理装置と、データを格納し上記中央処理
装置によりアクセスされる主記憶装置と、上記中央処理
装置からの指令により上記主記憶装置のある記憶領域か
ら上記主記憶装置の別の記憶領域へのデータ転送を制御
するデータ転送制御回路とを備えたデータ処理装置にお
いて、実行中の上記プログラムに従って上記中央処理装
置の他の処理とは非同期に上記主記憶装置の各記憶領域
間のデータ転送を上記データ転送制御回路を介して行う
ことを特徴とするデータ転送制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1805988A JPH01193948A (ja) | 1988-01-28 | 1988-01-28 | データ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1805988A JPH01193948A (ja) | 1988-01-28 | 1988-01-28 | データ転送制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01193948A true JPH01193948A (ja) | 1989-08-03 |
Family
ID=11961121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1805988A Pending JPH01193948A (ja) | 1988-01-28 | 1988-01-28 | データ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01193948A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03118647A (ja) * | 1989-10-02 | 1991-05-21 | Shikoku Nippon Denki Software Kk | データ処理装置の主記憶装置内データ転送方式 |
-
1988
- 1988-01-28 JP JP1805988A patent/JPH01193948A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03118647A (ja) * | 1989-10-02 | 1991-05-21 | Shikoku Nippon Denki Software Kk | データ処理装置の主記憶装置内データ転送方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01277928A (ja) | 印刷装置 | |
JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
JPH01193948A (ja) | データ転送制御方式 | |
JPH03288906A (ja) | Pcの命令実行方式 | |
JPH0145657B2 (ja) | ||
JPS59144955A (ja) | 情報処理装置 | |
JPH10171654A (ja) | 高速データ演算処理装置 | |
JPS61224063A (ja) | デ−タ転送制御装置 | |
JPS63153635A (ja) | デ−タ転送速度指定方式 | |
JPH0333954A (ja) | 情報処理装置 | |
JPH02125303A (ja) | ブログラマブル・コントローラ | |
JPH03182945A (ja) | 主記憶内データ転送方式 | |
JPS61288232A (ja) | 出力命令制御方式 | |
JPS62152056A (ja) | 情報処理装置 | |
JPS6294042A (ja) | 通信制御装置 | |
JPH0224728A (ja) | データ処理装置のセーブ処理方式 | |
JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
JPH01211269A (ja) | コンピュータシステム | |
JPS6148744B2 (ja) | ||
JPH07182191A (ja) | 2重化システム | |
JPH01234957A (ja) | Dma制御方法及び装置 | |
JPH1091220A (ja) | プログラマブル・コントローラ | |
JPH05153189A (ja) | データ通信方式 | |
JPH08235101A (ja) | 複数デバイスから同一メモリをアクセスする方法 | |
JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 |