JPH03288906A - Ｐｃの命令実行方式 - Google Patents
Ｐｃの命令実行方式Info
- Publication number
- JPH03288906A JPH03288906A JP9131190A JP9131190A JPH03288906A JP H03288906 A JPH03288906 A JP H03288906A JP 9131190 A JP9131190 A JP 9131190A JP 9131190 A JP9131190 A JP 9131190A JP H03288906 A JPH03288906 A JP H03288906A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- buffer area
- special
- dedicated processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 abstract description 20
- 230000004913 activation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＣ（プログラマブル・コントローラ）の命令
実行方式に関し、特に、複数のプロセッサで命令を分担
して実行するＰＣの命令実行方式に関する。
実行方式に関し、特に、複数のプロセッサで命令を分担
して実行するＰＣの命令実行方式に関する。
従来より、複数のプロセッサを有し、シーケンス・プロ
グラムの実行を分担し、処理の高速化を図ったＰＣ（プ
ログラマブル・コントローラ）がある。このような例と
して特開昭６３−２１４８０４号がある。この例ではＰ
Ｃ全体の制御と複雑なシーケンス命令を実行する汎用プ
ロセッサと、論理和、論理積等の基本的な命令を実行す
る専用プロセッサとで、命令の実行を分担して、シーケ
ンス・プログラムの処理を高速化している。
グラムの実行を分担し、処理の高速化を図ったＰＣ（プ
ログラマブル・コントローラ）がある。このような例と
して特開昭６３−２１４８０４号がある。この例ではＰ
Ｃ全体の制御と複雑なシーケンス命令を実行する汎用プ
ロセッサと、論理和、論理積等の基本的な命令を実行す
る専用プロセッサとで、命令の実行を分担して、シーケ
ンス・プログラムの処理を高速化している。
この場合、まず専用プロセッサがメモリからシーケンス
命令を読み出し、専用プロセッサで実行可能な命令はそ
のまま実行する。専用プロセッサで実行できない特殊な
命令のときは、割り込み等で汎用プロセッサに通知し、
汎用プロセッサがその特殊命令を実行する。
命令を読み出し、専用プロセッサで実行可能な命令はそ
のまま実行する。専用プロセッサで実行できない特殊な
命令のときは、割り込み等で汎用プロセッサに通知し、
汎用プロセッサがその特殊命令を実行する。
汎用プロセッサが特殊命令を実行中のときは、専用プロ
セッサは処理を停止している。汎用プロセッサは特殊命
令の実行を完了すると専用プロセッサを再起動する。こ
れによって、専用プロセッサはシーケンス命令の実行を
再開する。
セッサは処理を停止している。汎用プロセッサは特殊命
令の実行を完了すると専用プロセッサを再起動する。こ
れによって、専用プロセッサはシーケンス命令の実行を
再開する。
しかし、従来のＰＣの命令実行方式では、汎用プロセッ
サが特殊命令を実行している間、専用プロセッサはシー
ケンス命令の実行を停止している。
サが特殊命令を実行している間、専用プロセッサはシー
ケンス命令の実行を停止している。
一般に、汎用プロセッサで実行するシーケンス命令は複
雑な命令であり、実行時間が長い、従って、シーケンス
・プログラムのなかに特殊な命令が多数台まれていると
、専用プロセッサがシーケンス・プログラムを処理する
時間、すなわちスキャンタイムが長くなってしまう。
雑な命令であり、実行時間が長い、従って、シーケンス
・プログラムのなかに特殊な命令が多数台まれていると
、専用プロセッサがシーケンス・プログラムを処理する
時間、すなわちスキャンタイムが長くなってしまう。
また、汎用プロセッサが他の処理、例えば、入出力信号
の監視、ＰＡＳＣＡＬ、Ｃ言語等の高級言語命令の実行
を行うＰＣでは、シーケンス命令の実行の回数が多くな
ると、汎用プロセッサの負担が大きくなり、シーケンス
・プログラムの実行のみならず、ＰＣ全体のシステムプ
ログラムの実行が遅れ、ＰＣの機能を充分に果たすこと
ができなくなる。
の監視、ＰＡＳＣＡＬ、Ｃ言語等の高級言語命令の実行
を行うＰＣでは、シーケンス命令の実行の回数が多くな
ると、汎用プロセッサの負担が大きくなり、シーケンス
・プログラムの実行のみならず、ＰＣ全体のシステムプ
ログラムの実行が遅れ、ＰＣの機能を充分に果たすこと
ができなくなる。
さらに、専用プロセッサは汎用プロセッサが特殊命令を
実行中は停止しているので、処理が遅れる。特に、最近
の専用プロセッサは処理速度が早く、汎用プロセッサが
特殊命令を長時間かけて実行している時間には相当数の
シーケンス命令の実行が可能である。
実行中は停止しているので、処理が遅れる。特に、最近
の専用プロセッサは処理速度が早く、汎用プロセッサが
特殊命令を長時間かけて実行している時間には相当数の
シーケンス命令の実行が可能である。
本発明はこのような点に鑑みてなされたものであり、汎
用プロセッサと専用プロセッサが独立に互いのシーケン
ス命令の実行を処理できるＰＣの命令実行方式を提供す
ることを目的とする。
用プロセッサと専用プロセッサが独立に互いのシーケン
ス命令の実行を処理できるＰＣの命令実行方式を提供す
ることを目的とする。
本発明では上記課題を解決するために、複数のプロセッ
サで命令を分担して実行するＰＣの命令実行方式におい
て、専用プロセッサで高速にシーケンス命令を実行し、
前記専用プロセッサが実行不可能な特殊命令を読み出し
たときに、前記特殊命令のアドレスをバッファ領域に書
き込み、専用プロセッサは次の命令の実行を続行し、汎
用プロセッサはシステムプログラム等を実行しながら、
前記バッファ領域を参照して、前記アドレスから前記特
殊命令を読み出して実行し、シーケンス・プログラムを
実行することを特徴とするＰＣの命令実行方式が、提供
される。
サで命令を分担して実行するＰＣの命令実行方式におい
て、専用プロセッサで高速にシーケンス命令を実行し、
前記専用プロセッサが実行不可能な特殊命令を読み出し
たときに、前記特殊命令のアドレスをバッファ領域に書
き込み、専用プロセッサは次の命令の実行を続行し、汎
用プロセッサはシステムプログラム等を実行しながら、
前記バッファ領域を参照して、前記アドレスから前記特
殊命令を読み出して実行し、シーケンス・プログラムを
実行することを特徴とするＰＣの命令実行方式が、提供
される。
専用プロセッサは特殊命令を読み出すと、特殊命令のア
ドレスをバッファ領域に書き込み、そのまま、シーケン
ス命令の実行を続ける。このため、専用プロセッサはシ
ーケンス命令の実行を停止することなく、続行できる。
ドレスをバッファ領域に書き込み、そのまま、シーケン
ス命令の実行を続ける。このため、専用プロセッサはシ
ーケンス命令の実行を停止することなく、続行できる。
一方、汎用プロセッサはシステムプログラム等を実行し
ながら、バッファ領域を参照して、特殊命令を実行する
。従って、汎用プロセッサは、専用プロセッサからの割
り込み等によって、システムプログラム等の実行を妨げ
られることなく、処理ができる。
ながら、バッファ領域を参照して、特殊命令を実行する
。従って、汎用プロセッサは、専用プロセッサからの割
り込み等によって、システムプログラム等の実行を妨げ
られることなく、処理ができる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明のＰＣの命令実行方式の概念図である。
専用プロセッサ１５はシーケンス・プログラムを読み出
し、通常の専用プロセッサ１５で実行可能なシーケンス
命令ならばそのまま実行する。図の円で示すのは実行可
能な命令を示している。
し、通常の専用プロセッサ１５で実行可能なシーケンス
命令ならばそのまま実行する。図の円で示すのは実行可
能な命令を示している。
第４回目に２重円で示す特殊命令Ａを読み出す。
この特殊命令Ａは起動がかかっている。この特殊命令Ａ
は専用プロセッサ１５では実行出来ないので、そのアド
レスＡＤ （Ａ）をバッファ領域１６ｇに書き込む。
は専用プロセッサ１５では実行出来ないので、そのアド
レスＡＤ （Ａ）をバッファ領域１６ｇに書き込む。
続いて、シーケンス命令を実行し、３回目に特殊命令Ｂ
を読み出す。しかし、命令Ｂは起動がかかっていないの
で、そのまま次のシーケンス命令の実行を行う。
を読み出す。しかし、命令Ｂは起動がかかっていないの
で、そのまま次のシーケンス命令の実行を行う。
続いて、３回目に特殊命令Ｃを読み出す。命令Ｃは起動
がかかっているので、そのアドレスＡＤ（Ｃ）をバッフ
ァ領域１６ｇに書き込む。このようにして、専用プロセ
ッサ１５は特殊命令を読み出しても、そのアドレスをバ
ッファ領域１６ｇに順番に書き込むのみで、シーケンス
命令の実行を続行する。
がかかっているので、そのアドレスＡＤ（Ｃ）をバッフ
ァ領域１６ｇに書き込む。このようにして、専用プロセ
ッサ１５は特殊命令を読み出しても、そのアドレスをバ
ッファ領域１６ｇに順番に書き込むのみで、シーケンス
命令の実行を続行する。
一方、汎用プロセッサ１１は一定時間毎にバッファ領域
１６ｇの内容を読み出す。書き込まれたアドレス、例え
ば命令ＡのアドレスＡＤ （Ａ）を読み出し、命令Ａを
実行する。同様にして命令Ｃを実行する。従って、汎用
プロセッサ１１は特殊命令の実行によって、本来のシス
テムプログラム等の実行を妨げられることがなくなる。
１６ｇの内容を読み出す。書き込まれたアドレス、例え
ば命令ＡのアドレスＡＤ （Ａ）を読み出し、命令Ａを
実行する。同様にして命令Ｃを実行する。従って、汎用
プロセッサ１１は特殊命令の実行によって、本来のシス
テムプログラム等の実行を妨げられることがなくなる。
第２図は汎用プロセッサの処理のタイムチャートである
。すなわち、一定時間毎に、システムプログラム等の実
行を行い、続いて、特殊命令を実行し、これを交互に繰
り返している。
。すなわち、一定時間毎に、システムプログラム等の実
行を行い、続いて、特殊命令を実行し、これを交互に繰
り返している。
第３図は特殊命令の例を示す図である。ここでは、特殊
命令である命令Ａをラダー形式で表している。接点１は
命令Ａ２を実行するかどうかを決める起動信号であり、
接点１がオフからオンになった時に命令Δ２が実行され
、オフのときは命令Ａ２は実行されない。命令Ａ２は汎
用プロセッサ１１によって実行され、実行が終了すると
、終了信号３がオンされる。終了信号３がオンされると
、接点１は図示されていない別の命令によってオフされ
る。
命令である命令Ａをラダー形式で表している。接点１は
命令Ａ２を実行するかどうかを決める起動信号であり、
接点１がオフからオンになった時に命令Δ２が実行され
、オフのときは命令Ａ２は実行されない。命令Ａ２は汎
用プロセッサ１１によって実行され、実行が終了すると
、終了信号３がオンされる。終了信号３がオンされると
、接点１は図示されていない別の命令によってオフされ
る。
一般に特殊命令は複雑で処理時間は長いが、それほど高
速の処理を必要としない。例えば、データを数値制御装
置側に転送したり、表示画面に表示したりする命令であ
る。
速の処理を必要としない。例えば、データを数値制御装
置側に転送したり、表示画面に表示したりする命令であ
る。
第４図は本発明を実施するためのＰＣのハードウェアの
ブロック図である。ここでは、ＣＮＣ（数値制御装置）
に結合されたＰＭＣ（プログラマブル・マシン・コント
ローラ）を例にして説明する。汎用プロセッサ１１はＥ
ＰＲＯＭ１２に格納されたシステムプログラムに従って
、ＰＭＣ全体を制御する。汎用プロセッサ１１にはレジ
スタ１１ａがあり、特殊命令のアドレスをワークＲＡＭ
１６のバッファ領域１６ｇから読み出すのに使用される
。
ブロック図である。ここでは、ＣＮＣ（数値制御装置）
に結合されたＰＭＣ（プログラマブル・マシン・コント
ローラ）を例にして説明する。汎用プロセッサ１１はＥ
ＰＲＯＭ１２に格納されたシステムプログラムに従って
、ＰＭＣ全体を制御する。汎用プロセッサ１１にはレジ
スタ１１ａがあり、特殊命令のアドレスをワークＲＡＭ
１６のバッファ領域１６ｇから読み出すのに使用される
。
ワークＲＡＭ１３は汎用プロセッサ１１のシステムプロ
グラムの実行、あるいは汎用プロセッサ１１がＰＭＣの
データを、図示されていないＣＮＣ側へ送るための領域
として使用される。
グラムの実行、あるいは汎用プロセッサ１１がＰＭＣの
データを、図示されていないＣＮＣ側へ送るための領域
として使用される。
専用プロセッサ１５はメモリ１４に格納されたシーケン
ス・プログラムを実行する。シーケンス・プログラムの
なかには、専用プロセッサ１５が実行できるシーケンス
命令と、専用プロセッサ１５が実行できない特殊命令が
ある。専用プロセッサ１５は特殊命令を読み出したとき
は、特殊命令のアドレスをワークＲＡＭ１６のバッファ
領域１６ｇに書き込み、次のシーケンス命令の実行を続
行する。また、専用プロセッサ１５にはレジスタ１５ａ
があり、特殊命令のアドレスをワークＲＡＭ１６の後述
するバッファ領域１６ｇに書き込むのに使用される。
ス・プログラムを実行する。シーケンス・プログラムの
なかには、専用プロセッサ１５が実行できるシーケンス
命令と、専用プロセッサ１５が実行できない特殊命令が
ある。専用プロセッサ１５は特殊命令を読み出したとき
は、特殊命令のアドレスをワークＲＡＭ１６のバッファ
領域１６ｇに書き込み、次のシーケンス命令の実行を続
行する。また、専用プロセッサ１５にはレジスタ１５ａ
があり、特殊命令のアドレスをワークＲＡＭ１６の後述
するバッファ領域１６ｇに書き込むのに使用される。
ワークＲＡＭ１６は専用プロセッサがシーケンス・プロ
グラムを実行するときのワーク領域として使用される。
グラムを実行するときのワーク領域として使用される。
また、その他の入出力信号等の一時的な保管場所として
使用される。その詳細は後述する。入出力インタフェー
ス１７は入出力信号のインタフェースであり、制御対象
である外部（機械側）への出力信号を出力し、外部（機
械側）からの人力信号を受ける。これらの要素はバス１
８によって結合されている。
使用される。その詳細は後述する。入出力インタフェー
ス１７は入出力信号のインタフェースであり、制御対象
である外部（機械側）への出力信号を出力し、外部（機
械側）からの人力信号を受ける。これらの要素はバス１
８によって結合されている。
第５図はワークＲＡＭのメモリマツプを表す図である。
領域１６ａは外部からの入力信号が、領域１６ｂには外
部への出力信号が格納される。領域１６ｃにはＣＮＣ（
数値制御装置）側からの人力信号、領域１６ｄにはＣＮ
Ｃ側への出力信号が格納される。領域１６ｅにはシーケ
ンス・プログラムを実行するときの内部リレーの信号が
格納される。また、起動信号（ＡＣＴ）の状態を一時記
憶するレジスタ１６ｅａ （信号ＡＣＴＡ）が設けられ
ている。領域１６ｆは内部レジスタとして使用される。
部への出力信号が格納される。領域１６ｃにはＣＮＣ（
数値制御装置）側からの人力信号、領域１６ｄにはＣＮ
Ｃ側への出力信号が格納される。領域１６ｅにはシーケ
ンス・プログラムを実行するときの内部リレーの信号が
格納される。また、起動信号（ＡＣＴ）の状態を一時記
憶するレジスタ１６ｅａ （信号ＡＣＴＡ）が設けられ
ている。領域１６ｆは内部レジスタとして使用される。
バッファ領域１６ｇは特殊命令のアドレスが専用プロセ
ッサ１５によって書き込まれ、汎用プロセッサ１１によ
って読み出され、実行後にアドレスは消去される。すな
わち、特殊命令の実行依頼と実行終了の確認領域として
使用される。
ッサ１５によって書き込まれ、汎用プロセッサ１１によ
って読み出され、実行後にアドレスは消去される。すな
わち、特殊命令の実行依頼と実行終了の確認領域として
使用される。
第６図は専用プロセッサの処理のフローチャートである
。図において、Ｓに続く数値はステップ番号を示す。
。図において、Ｓに続く数値はステップ番号を示す。
〔Ｓ１〕特殊命令である命令Ａ２の起動信号（ＡＣＴ）
１が「１」 （オン）であるか調べ、「１」ならＳ３へ
進み、「１」でなければＳ２へ進む。
１が「１」 （オン）であるか調べ、「１」ならＳ３へ
進み、「１」でなければＳ２へ進む。
〔Ｓ２〕起動信号が「１」ではないので、命令Ａ２を実
行する必要がなく、「０」を終了信号３に書き込み、処
理を終了させる。
行する必要がなく、「０」を終了信号３に書き込み、処
理を終了させる。
〔Ｓ３〕起動信号（ＡＣＴ）Ｉを転送して記憶する信号
ＡＣＴＡ （１６ｅ ａに格納されている）が「０」か
調べ、「０」なら初めて起動信号１がオンになったもの
であるので、Ｓ４へ進む。ＡＣＴＡが１なら、起動信号
１はすでに前回の処理でオンになっているので、今回の
処理は不要であり、処理を終了する。
ＡＣＴＡ （１６ｅ ａに格納されている）が「０」か
調べ、「０」なら初めて起動信号１がオンになったもの
であるので、Ｓ４へ進む。ＡＣＴＡが１なら、起動信号
１はすでに前回の処理でオンになっているので、今回の
処理は不要であり、処理を終了する。
〔Ｓ４〕書き込もうとするバッファ領域１６ｇのアドレ
ス位置がＯかどうか調べ、０なら書き込みできるので８
５へ進む。０でないなら書き込みできないので処理を終
了させる。このときのアドレスＢＡはレジスタ１５ａに
格納されている。
ス位置がＯかどうか調べ、０なら書き込みできるので８
５へ進む。０でないなら書き込みできないので処理を終
了させる。このときのアドレスＢＡはレジスタ１５ａに
格納されている。
〔Ｓ５〕命令Ａ２のメモリアドレスを、レジスタ１５ａ
の示すバッファ領域１６ｇ内のアドレスＢＡに書き込む
。
の示すバッファ領域１６ｇ内のアドレスＢＡに書き込む
。
〔Ｓ６〕レジスタ１５ａの示すアドレスＢＡがバッファ
領域１６ｇの最終アドレスならＳ７、そうでなけれはＳ
８へ進む。
領域１６ｇの最終アドレスならＳ７、そうでなけれはＳ
８へ進む。
〔Ｓ７〕レジスタ１５ａのアドレスＢＡが、バッファ領
域１６ｇの最終アドレスであるので、アドレスＢＡをバ
ッファ領域１６ｇの先頭アドレスに置き換えるために、
バッファ領域１６ｇの先頭アドレスを書き入れる。
域１６ｇの最終アドレスであるので、アドレスＢＡをバ
ッファ領域１６ｇの先頭アドレスに置き換えるために、
バッファ領域１６ｇの先頭アドレスを書き入れる。
〔Ｓ８〕レジスタ１５ａの内容を＋１する。すなわち、
レジスタ１５ａの内容がバッファ領域１６ｇの次のアド
レスＢＡを指定できるようにする。
レジスタ１５ａの内容がバッファ領域１６ｇの次のアド
レスＢＡを指定できるようにする。
〔Ｓ９〕起動信号（ＡＣＴ）を内部記憶信号ＡＣＴＡに
書き込む。
書き込む。
このようにして専用プロセッサ１５は特殊命令を読み出
した場合に、特殊命令のアドレスをし°ジメタ１５ａの
示すバッファ１６ｇのアドレス位置ＢＡに順番に書き込
んでいく。
した場合に、特殊命令のアドレスをし°ジメタ１５ａの
示すバッファ１６ｇのアドレス位置ＢＡに順番に書き込
んでいく。
なお、バッファ領域１６ｇはリング構成となっており、
最終アドレス位置に到達すると、最初のアドレス位置に
戻るようになっている。これは、Ｓ７に示されている。
最終アドレス位置に到達すると、最初のアドレス位置に
戻るようになっている。これは、Ｓ７に示されている。
なお、バッファ領域１６ｇがフルになったときは特殊命
令のメモリアドレスをバッファ領域１６ｇに書き込むの
を待機することとなる。
令のメモリアドレスをバッファ領域１６ｇに書き込むの
を待機することとなる。
次に汎用プロセッサの処理について述べる。第７図は汎
用プロセッサの処理のフローチャートである。図におい
て、Ｓに続く数値はステップ番号を示す。
用プロセッサの処理のフローチャートである。図におい
て、Ｓに続く数値はステップ番号を示す。
［Ｓ１１］ レジスタｌｌａで示す、バッファ領域１６
ｇのアドレスＢＢの内容を調べ、０なら処理を終了する
。すなわち、汎用プロセッサ１１が実行すべき特殊命令
ではないからである。アドレスＢＢの内容が０でなけれ
ば、Ｓ１２へ進む。
ｇのアドレスＢＢの内容を調べ、０なら処理を終了する
。すなわち、汎用プロセッサ１１が実行すべき特殊命令
ではないからである。アドレスＢＢの内容が０でなけれ
ば、Ｓ１２へ進む。
〔Ｓ１２〕アドレスＢＢの示すバッファ領域１６ｇの内
容から特殊命令の置かれているメモリアドレスを参照し
、特殊命令を読み出して実行する。
容から特殊命令の置かれているメモリアドレスを参照し
、特殊命令を読み出して実行する。
〔Ｓ１３〕特殊命令の実行が終了すると、終了信号３に
１を書き込む。
１を書き込む。
［５１４］特殊命令の実行が終了したので、バッファ領
域１６ｇのアドレスＢＢにＯを書き込む。
域１６ｇのアドレスＢＢにＯを書き込む。
これによって、そのアドレスＢＢには、専用プロセッサ
１５が新しい特殊命令のアドレスを書き込むことができ
る ［Ｓ１５］レジスタｌｌａの内容ＢＢがバッファ領域１
６ｇの最終アドレスならＳ１７へ進み、そうでなければ
Ｓ１６へ進む。
１５が新しい特殊命令のアドレスを書き込むことができ
る ［Ｓ１５］レジスタｌｌａの内容ＢＢがバッファ領域１
６ｇの最終アドレスならＳ１７へ進み、そうでなければ
Ｓ１６へ進む。
〔Ｓ１６〕レジスタｌｌａの内容ＢＢを＋１して、アド
レスＢＢを１個進める。
レスＢＢを１個進める。
〔Ｓ１７〕レジスタｌｌａの内容がバッファ領域１６ｇ
の最後のアドレスを示しているので、先頭に戻すために
、バッファ領域１６ｇの先頭アドレスをレジスタｌｌａ
に代入する。
の最後のアドレスを示しているので、先頭に戻すために
、バッファ領域１６ｇの先頭アドレスをレジスタｌｌａ
に代入する。
このようにして、汎用プロセッサ１１はレジスタｌｌａ
の内容を読み出し、特殊命令のアドレスを知り、順次こ
れを実行する。実行が終了すると、バッファ領域１６ｇ
の該当箇所を０にして、専用プロセッサ１５が次の特殊
命令のアドレスを書き入れられるようにする。
の内容を読み出し、特殊命令のアドレスを知り、順次こ
れを実行する。実行が終了すると、バッファ領域１６ｇ
の該当箇所を０にして、専用プロセッサ１５が次の特殊
命令のアドレスを書き入れられるようにする。
すなわち、専用プロセッサ１５がバッファ領域１６ｇに
特殊命令のアドレスを書き込み、汎用プロセッサ１１が
これを参照し、特殊命令を実行し、実行が終わるとバッ
ファ領域１６ｇの該当アドレス位置をＯとする。これに
よって、専用プロセッサ１５と汎用プロセッサ１１は互
いに独立して、それぞれの処理を中断することなく実行
することができる。
特殊命令のアドレスを書き込み、汎用プロセッサ１１が
これを参照し、特殊命令を実行し、実行が終わるとバッ
ファ領域１６ｇの該当アドレス位置をＯとする。これに
よって、専用プロセッサ１５と汎用プロセッサ１１は互
いに独立して、それぞれの処理を中断することなく実行
することができる。
この結果、専用プロセッサ１５は汎用プロセッサ１１の
処理を待つ必要がなくなる。また、汎用プロセッサ１１
はシステムプログラムの実行を妨げられることがなくな
る。
処理を待つ必要がなくなる。また、汎用プロセッサ１１
はシステムプログラムの実行を妨げられることがなくな
る。
上記の説明では、ＰＣ（プログラマブル・コントローラ
）としては数値制御装置（ＣＮＣ）に結合されたＰＭＣ
で説明したが、これらに限らず、独立して機械等を制御
するＰＣ（プログラマブル・コントローラ）でも同様に
本発明を適用することができる。
）としては数値制御装置（ＣＮＣ）に結合されたＰＭＣ
で説明したが、これらに限らず、独立して機械等を制御
するＰＣ（プログラマブル・コントローラ）でも同様に
本発明を適用することができる。
以上説明したように本発明では、専用プロセッサが実行
不可能な特殊命令のアドレスをバッファ領域に書き込み
、汎用プロセッサはこれを読みだして実行するようにし
たので、互いに独立にシーケンス・プログラムの実行が
でき、専用プロセッサと汎用プロセッサの処理速度が向
上し、ＰＣ全体の処理速度が改善される。
不可能な特殊命令のアドレスをバッファ領域に書き込み
、汎用プロセッサはこれを読みだして実行するようにし
たので、互いに独立にシーケンス・プログラムの実行が
でき、専用プロセッサと汎用プロセッサの処理速度が向
上し、ＰＣ全体の処理速度が改善される。
第１図は本発明のＰＣの命令実行方式の概念図、第２図
は汎用プロセッサの処理のタイムチャート、 第３図は特殊命令の例を示す図、 第４図は本発明を実施するためのＰＣのハードウェアの
ブロック図、 第５図はワークＲＡＭのメモリマツプを表す図、第６図
は専用プロセッサの処理のフローチャート、 第７図は汎用プロセッサの処理のフローチャートである
。 １ １ ａ ４ ５ ５ａ ６ ６ｇ 起動信号（ＡＣＴ） 命令Ａ（特殊命令） 終了信号 汎用プロセッサ レジスタ （ＢＡ） メモリ 専用プロセッサ レジスタ （ＢＢ） ワークＲＡＭ バッファ領域
は汎用プロセッサの処理のタイムチャート、 第３図は特殊命令の例を示す図、 第４図は本発明を実施するためのＰＣのハードウェアの
ブロック図、 第５図はワークＲＡＭのメモリマツプを表す図、第６図
は専用プロセッサの処理のフローチャート、 第７図は汎用プロセッサの処理のフローチャートである
。 １ １ ａ ４ ５ ５ａ ６ ６ｇ 起動信号（ＡＣＴ） 命令Ａ（特殊命令） 終了信号 汎用プロセッサ レジスタ （ＢＡ） メモリ 専用プロセッサ レジスタ （ＢＢ） ワークＲＡＭ バッファ領域
Claims (6)
- （１）複数のプロセッサで命令を分担して実行するＰＣ
の命令実行方式において、 専用プロセッサで高速にシーケンス命令を実行し、 ・前記専用プロセッサが実行不可能な特殊命令を読み出
したときに、前記特殊命令のアドレスをバッファ領域に
書き込み、専用プロセッサは次の命令の実行を続行し、 汎用プロセッサはシステムプログラム等を実行しながら
、前記バッファ領域を参照して、前記アドレスから前記
特殊命令を読み出して実行し、シーケンス・プログラム
を実行することを特徴とするＰＣの命令実行方式。 - （２）前記汎用プロセッサは一定周期で、前記バッファ
領域を参照して、前記特殊命令を実行することを特徴と
する請求項１記載のＰＣの命令実行方式。 - （３）前記専用プロセッサが実行する命令はラダー形式
で記載されたラダープログラムであることを特徴とする
請求項１記載のＰＣの命令実行方式。 - （４）前記バッファ領域はリング状に構成したことを特
徴とする請求項１記載のＰＣの命令実行方式。 - （５）前記専用プロセッサは前記バッファ領域がフルに
なった場合は、前記特殊命令のアドレスの書き込みを待
機することを特徴とする請求項１記載のＰＣの命令実行
方式。 - （６）前記ＰＣは数値制御装置に内蔵されたＰＭＣ（プ
ログラマブル・マシン・コントローラ）であることを特
徴とする請求項１記載のＰＣの命令実行方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131190A JPH03288906A (ja) | 1990-04-05 | 1990-04-05 | Ｐｃの命令実行方式 |
| PCT/JP1991/000449 WO1991015815A1 (en) | 1990-04-05 | 1991-04-04 | System for executing instruction of pc |
| EP19910907248 EP0476154A4 (en) | 1990-04-05 | 1991-04-04 | System for executing instruction of pc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131190A JPH03288906A (ja) | 1990-04-05 | 1990-04-05 | Ｐｃの命令実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03288906A true JPH03288906A (ja) | 1991-12-19 |
Family
ID=14022926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9131190A Pending JPH03288906A (ja) | 1990-04-05 | 1990-04-05 | Ｐｃの命令実行方式 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0476154A4 (ja) |
| JP (1) | JPH03288906A (ja) |
| WO (1) | WO1991015815A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012304A1 (fr) * | 1995-09-26 | 1997-04-03 | Omron Corporation | Procede et equipement de traitement de l'information |
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127709A (ja) * | 1991-10-30 | 1993-05-25 | Logic Syst Internatl Kk | プログラマブル・コンピユータ・制御装置 |
| EP0664897B1 (en) * | 1992-10-19 | 1998-11-25 | Siemens Energy & Automation, Inc. | High speed programmable logic controller |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058711A (en) * | 1976-04-16 | 1977-11-15 | Cincinnati Milacron Inc. | Asynchronous dual function multiprocessor machine control |
| US4215395A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Dual microprocessor intelligent programmable process control system |
| JPS60237503A (ja) * | 1984-05-09 | 1985-11-26 | Sharp Corp | シ−ケンスコントロ−ラの高速処理方式 |
| JPS63305406A (ja) * | 1987-06-06 | 1988-12-13 | Fanuc Ltd | プログラマブル・コントロ−ラ |
| JP2619425B2 (ja) * | 1987-10-29 | 1997-06-11 | 豊田工機株式会社 | シーケンスコントローラ |
| JPH0652482B2 (ja) * | 1987-11-19 | 1994-07-06 | 山武ハネウエル株式会社 | シーケンスコントローラ |
| US4912623A (en) * | 1988-04-11 | 1990-03-27 | Square D Company | Multiple processor communications system |
| JPH025104A (ja) * | 1988-06-23 | 1990-01-10 | Fanuc Ltd | 演算処理装置 |
-
1990
- 1990-04-05 JP JP9131190A patent/JPH03288906A/ja active Pending
-
1991
- 1991-04-04 WO PCT/JP1991/000449 patent/WO1991015815A1/ja not_active Application Discontinuation
- 1991-04-04 EP EP19910907248 patent/EP0476154A4/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012304A1 (fr) * | 1995-09-26 | 1997-04-03 | Omron Corporation | Procede et equipement de traitement de l'information |
| US6078969A (en) * | 1995-09-26 | 2000-06-20 | Omron Corporation | Information processing device and method for sequence control and data processing |
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0476154A4 (en) | 1992-05-13 |
| EP0476154A1 (en) | 1992-03-25 |
| WO1991015815A1 (en) | 1991-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPH01214902A (ja) | プログラマブル・コントローラ | |
| JPH025104A (ja) | 演算処理装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JPH02214938A (ja) | データ処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPH04112389A (ja) | データフロー型プロセッサ制御方式 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH0830466A (ja) | マルチタスク切り換え制御方法 | |
| JPH04111132A (ja) | マルチポインタ制御方法およびマルチポインタ制御装置 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPS62293372A (ja) | マスタスレ−ブプロセツサ | |
| JPH0158522B2 (ja) | ||
| JPS61151745A (ja) | 割込処理方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH08263127A (ja) | 数値制御装置及びそのプログラム作成方法 | |
| JPH03257503A (ja) | プログラマブルコントローラ | |
| JPS61151776A (ja) | マイクロコンピユ−タ | |
| JPH04257002A (ja) | 高速演算処理ｐｍｃ | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH06274658A (ja) | データ駆動型情報処理装置における連続フィルタ処理実行制御方法 | |
| JPH01300345A (ja) | パルス発生装置 |