JPH025104A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPH025104A JPH025104A JP15570988A JP15570988A JPH025104A JP H025104 A JPH025104 A JP H025104A JP 15570988 A JP15570988 A JP 15570988A JP 15570988 A JP15570988 A JP 15570988A JP H025104 A JPH025104 A JP H025104A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- instruction
- instructions
- arithmetic processing
- logical operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明はＰＣ（プログラマブル・コントローラ）、数値
制御装置等の演算装置に関し、特にプログラムの命令に
対応した複数のプロセッサを設けた演算処理装置に関す
る。
制御装置等の演算装置に関し、特にプログラムの命令に
対応した複数のプロセッサを設けた演算処理装置に関す
る。
ＰＣ（プログラマブル・コントローラ）のシーケンスプ
ログラムには以下の形式の命令が含まれている。
ログラムには以下の形式の命令が含まれている。
第１はカウンタ、算術計算、自動工具交換等の機能命令
であり、複雑な機能を１個の命令で指令できる命令であ
る。
であり、複雑な機能を１個の命令で指令できる命令であ
る。
第２はバイト論理演算命令であり、バイト単位でのデー
タ転送等の命令である。
タ転送等の命令である。
第３はビット論理演算命令であり、ビット単位で論理和
、論理積等の処理を実行する命令である。
、論理積等の処理を実行する命令である。
このような形式の命令を含むシーケンスプログラムを高
速に実行するために、ピント論理演算命令を専用に実行
するビット・オペレーション・コントローラと称する専
用のプロセッサを設けた演算処理装置が使用されている
。
速に実行するために、ピント論理演算命令を専用に実行
するビット・オペレーション・コントローラと称する専
用のプロセッサを設けた演算処理装置が使用されている
。
しかし、ＰＣ（プログラマブル・コントローラ）等では
、より容量の大きなシーケンスプログラムを高速に処理
することが要請され、従来のピント・オペレーション・
コントローラを設けた演算処理装置でも処理速度が十分
とは言えない状態にある。
、より容量の大きなシーケンスプログラムを高速に処理
することが要請され、従来のピント・オペレーション・
コントローラを設けた演算処理装置でも処理速度が十分
とは言えない状態にある。
本発明はこのような点に鑑みてなされたものであり、プ
ログラムの命令に対応した複数のプロセッサを設けた演
算処理装置を提供することを目的とする。
ログラムの命令に対応した複数のプロセッサを設けた演
算処理装置を提供することを目的とする。
〔課題を解決するための手段］
本発明では上記課題を解決するために、機能命令、バイ
ト論理演算命令及びピント論理演算命令を含むプログラ
ムを処理する演算処理装置において、 前記演算装置全体を制御する管理用プロセッサと、 前記プログラムをを格納するメモリと、前記機能命令を
実行する機能命令用プロセッサと、 前記バイト論理演算命令を実行するハイド論理演算命令
用プロセッサと、 前記ビット論理演算命令を実行するビット論理演算命令
用プロセッサと、 前記機能命令用プロセッサ、前記バイト論理演算命令用
プロセッサ及び前記ビット論理演算命令用プロセッサの
実行を調停する調停回路と、を有することを特徴とする
演算処理装置が、提供される。
ト論理演算命令及びピント論理演算命令を含むプログラ
ムを処理する演算処理装置において、 前記演算装置全体を制御する管理用プロセッサと、 前記プログラムをを格納するメモリと、前記機能命令を
実行する機能命令用プロセッサと、 前記バイト論理演算命令を実行するハイド論理演算命令
用プロセッサと、 前記ビット論理演算命令を実行するビット論理演算命令
用プロセッサと、 前記機能命令用プロセッサ、前記バイト論理演算命令用
プロセッサ及び前記ビット論理演算命令用プロセッサの
実行を調停する調停回路と、を有することを特徴とする
演算処理装置が、提供される。
各プロセッサはそれぞれの対応する命令を並列に実行し
、プログラムを高速に処理する。但し、各プロセッサの
処理すべき命令の量、処理速度が異なるので、調停回路
で各プロセッサの処理を調停する。
、プログラムを高速に処理する。但し、各プロセッサの
処理すべき命令の量、処理速度が異なるので、調停回路
で各プロセッサの処理を調停する。
［実施例］
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例である演算処理装置のブロッ
ク図を示す。図において、１は演算処理装置全体を管理
し、後述の各プロセンサが処理する命令以外の命令を実
行する。２は管理用プロセッサ１が処理する命令が格納
される命令用メモリである。３はシーケンスプログラム
等で処理するためのデータが格納されたデータメモリで
ある。
ク図を示す。図において、１は演算処理装置全体を管理
し、後述の各プロセンサが処理する命令以外の命令を実
行する。２は管理用プロセッサ１が処理する命令が格納
される命令用メモリである。３はシーケンスプログラム
等で処理するためのデータが格納されたデータメモリで
ある。
４は入出力回路であり、機械側からの信号を受け、この
入力信号は管理用プロセッサ１に読み取られる。また、
管理用プロセッサ１からの出力信号を機械側へ出力する
。５はバッファであり、データメモリ３のデータを転送
するためのものである。
入力信号は管理用プロセッサ１に読み取られる。また、
管理用プロセッサ１からの出力信号を機械側へ出力する
。５はバッファであり、データメモリ３のデータを転送
するためのものである。
１１はラダー形式で作成されたシーケンスプログラムを
格納するラダー命令メモリであり、シーケンスプログラ
ムが実行すべき順序に格納されている。１２は調停回路
であり、各プロセッサの命令がシーケンスプログラムの
順序通りに実行されるように調停する。
格納するラダー命令メモリであり、シーケンスプログラ
ムが実行すべき順序に格納されている。１２は調停回路
であり、各プロセッサの命令がシーケンスプログラムの
順序通りに実行されるように調停する。
１３は機能命令用プロセッサであり、ラダー中の加減乗
除等の算術計算、カウンタ命令、ＡＴＣ（自動工具交換
）命令等の機能命令を実行する。
除等の算術計算、カウンタ命令、ＡＴＣ（自動工具交換
）命令等の機能命令を実行する。
１４はバイト論理演算命令用プロセンサであり、バイト
単位のデータの転送等のバイト論理演算命令を実行する
。
単位のデータの転送等のバイト論理演算命令を実行する
。
ｌ５はビット論理演算命令用プロセッサであり、ラダー
プログラム中の論理演算、例えば論理和、論理積等の命
令を実行する。
プログラム中の論理演算、例えば論理和、論理積等の命
令を実行する。
１６は機能命令用プロセッサ１３、バイト論理演算命令
用プロセッサ１４及びビット論理演算命令用プロセッサ
１５が処理すべきデータ及び処理されたデータを格納す
るデータメモリである。このデータは管理用プロセッサ
１によって、データメモリ３から転送され、処理された
データはバッファ５を経由して、再度データメモリ３に
転送され、入出力回路４から機械側へ出力される。
用プロセッサ１４及びビット論理演算命令用プロセッサ
１５が処理すべきデータ及び処理されたデータを格納す
るデータメモリである。このデータは管理用プロセッサ
１によって、データメモリ３から転送され、処理された
データはバッファ５を経由して、再度データメモリ３に
転送され、入出力回路４から機械側へ出力される。
機能命令用プロセッサ１３、バイト論理演算命令用プロ
セッサ１４及びビット論理演算命令用プロセッサ１５は
ラダー命令メモリ１１に格納されたシーケンスプログラ
ムを並列に実行していく。
セッサ１４及びビット論理演算命令用プロセッサ１５は
ラダー命令メモリ１１に格納されたシーケンスプログラ
ムを並列に実行していく。
しかし、実行されるシーケンスプログラムの機能命令、
バイト論理演算命令、ビット論理演算命令の数は各シー
ケンスプログラムによって異なるし、また１命令あたり
の実行速度も異なるので、各プロセッサは他のプロセッ
サの実行命令が終了するのを待つ必要がある。これらの
処理は調停回路１２によって行われる。すなわち、各プ
ロセッサは実行が終了すると、実行の終了を調停回路に
通知し、調停回路１２は各プロセッサに次に実行すべき
命令のフェツチを許可する。
バイト論理演算命令、ビット論理演算命令の数は各シー
ケンスプログラムによって異なるし、また１命令あたり
の実行速度も異なるので、各プロセッサは他のプロセッ
サの実行命令が終了するのを待つ必要がある。これらの
処理は調停回路１２によって行われる。すなわち、各プ
ロセッサは実行が終了すると、実行の終了を調停回路に
通知し、調停回路１２は各プロセッサに次に実行すべき
命令のフェツチを許可する。
このように、それぞれの命令に対応したプロセンサを設
けて、シーケンスプログラムを並列的に実行することに
より、シーケンスプログラムの実行をより高速化できる
。
けて、シーケンスプログラムを並列的に実行することに
より、シーケンスプログラムの実行をより高速化できる
。
上記の説明では、演算処理装置全体を制御する管理用プ
ロセッサ以外に３個の専用プロセッサを設けたが、シー
ケンスプログラムの特定の形式の命令が少ないときは、
その命令を実行する専用のプロセッサを省略し、管理用
プロセッサでその命令を実行させることができる。
ロセッサ以外に３個の専用プロセッサを設けたが、シー
ケンスプログラムの特定の形式の命令が少ないときは、
その命令を実行する専用のプロセッサを省略し、管理用
プロセッサでその命令を実行させることができる。
また、上記の説明ではＰＣ（プログラマブル・コントロ
ーラ）のシーケンスプログラムを実行する例を示したが
、数値制御装置等でも同様に本発明を実施することがで
きる。
ーラ）のシーケンスプログラムを実行する例を示したが
、数値制御装置等でも同様に本発明を実施することがで
きる。
以上説明したように本発明では、それぞれの命令に対応
した、機能命令用プロセッサ、バイト論理演算命令用プ
ロセッサ及びビット論理演算命令用プロセッサを設け、
プログラムを並列的に実行するように構成したので、プ
ログラムの実行をより高速化できる。
した、機能命令用プロセッサ、バイト論理演算命令用プ
ロセッサ及びビット論理演算命令用プロセッサを設け、
プログラムを並列的に実行するように構成したので、プ
ログラムの実行をより高速化できる。
１５−−−−・−・・−・・−・ビット論理演算命令用
プロセッサ１６・・−−ｍ−−・−・・・−データメモ
リ特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
プロセッサ１６・・−−ｍ−−・−・・・−データメモ
リ特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
第１図は本発明の一実施例である演算処理装置のブロッ
ク図である。
ク図である。
Claims (3)
- （１）機能命令、バイト論理演算命令及びビット論理演
算命令を含むプログラムを処理する演算処理装置におい
て、 前記演算装置全体を制御する管理用プロセッサと、 前記プログラムをを格納するメモリと、 前記機能命令を実行する機能命令用プロセッサと、 前記バイト論理演算命令を実行するバイト論理演算命令
用プロセッサと、 前記ビット論理演算命令を実行するビット論理演算命令
用プロセッサと、 前記機能命令用プロセッサ、前記バイト論理演算命令用
プロセッサ及び前記ビット論理演算命令用プロセッサの
命令実行を調停する調停回路と、を有することを特徴と
する演算処理装置。 - （２）前記演算処理装置はＰＣ（プログラマブル・コン
トローラ）であることを特徴とする特許請求の範囲第１
項記載の演算処理装置。 - （３）前記演算処理装置は数値制御装置であることを特
徴とする特許請求の範囲第１項記載の演算処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570988A JPH025104A (ja) | 1988-06-23 | 1988-06-23 | 演算処理装置 |
| PCT/JP1989/000608 WO1989012854A1 (en) | 1988-06-23 | 1989-06-17 | Operation processing unit |
| EP19890907284 EP0445288A1 (en) | 1988-06-23 | 1989-06-17 | Operation processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570988A JPH025104A (ja) | 1988-06-23 | 1988-06-23 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025104A true JPH025104A (ja) | 1990-01-10 |
Family
ID=15611794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15570988A Pending JPH025104A (ja) | 1988-06-23 | 1988-06-23 | 演算処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0445288A1 (ja) |
| JP (1) | JPH025104A (ja) |
| WO (1) | WO1989012854A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5052776A (en) * | 1989-04-24 | 1991-10-01 | Matsushita Electric Industrial Co., Ltd. | Optical waveguide and an image sensor using the same |
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
| CN102313548A (zh) * | 2011-09-29 | 2012-01-11 | 王皓冰 | 一种基于三维立体封装技术的微型姿态航向参考系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03288906A (ja) * | 1990-04-05 | 1991-12-19 | Fanuc Ltd | Ｐｃの命令実行方式 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914411A (ja) * | 1982-07-14 | 1984-01-25 | Mitsubishi Electric Corp | 数値制御装置 |
| JPS62136339A (ja) * | 1985-12-09 | 1987-06-19 | Chiyuushiyou Kigyo Jigyodan | 金型のｎｃデータ作成システム |
| JPS62181853A (ja) * | 1986-02-03 | 1987-08-10 | Fanuc Ltd | 最外径加工用工具の自動決定方法 |
| JPS62224550A (ja) * | 1986-03-25 | 1987-10-02 | Okuma Mach Works Ltd | Ｎｃ用自動プログラミングにおける領域加工指定方式 |
| JPS6385806A (ja) * | 1986-09-30 | 1988-04-16 | Fanuc Ltd | 金型設計方法 |
-
1988
- 1988-06-23 JP JP15570988A patent/JPH025104A/ja active Pending
-
1989
- 1989-06-17 WO PCT/JP1989/000608 patent/WO1989012854A1/ja not_active Application Discontinuation
- 1989-06-17 EP EP19890907284 patent/EP0445288A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5052776A (en) * | 1989-04-24 | 1991-10-01 | Matsushita Electric Industrial Co., Ltd. | Optical waveguide and an image sensor using the same |
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
| CN102313548A (zh) * | 2011-09-29 | 2012-01-11 | 王皓冰 | 一种基于三维立体封装技术的微型姿态航向参考系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989012854A1 (en) | 1989-12-28 |
| EP0445288A1 (en) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0550022B2 (ja) | ||
| JPH025104A (ja) | 演算処理装置 | |
| JPH01214902A (ja) | プログラマブル・コントローラ | |
| JP2510691B2 (ja) | 演算処理方法 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPH03188530A (ja) | プログラム先取り装置 | |
| US20200285472A1 (en) | Context-Switching Method and Apparatus | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPS63285663A (ja) | コ・プロセッサ制御方式 | |
| KR20010011683A (ko) | 중앙연산처리장치 | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| JPH0371307A (ja) | インテリジェントｉ／ｏモジュール | |
| JPH03204744A (ja) | アドレス変換機構 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS63293602A (ja) | プログラマブル・コントロ−ラ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02122364A (ja) | マルチプロセッサシステム | |
| JPH0218622A (ja) | 数値演算プロセッサ | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS6284338A (ja) | マイクロプログラム制御装置 | |
| JPH01230131A (ja) | 並列処理装置 | |
| JPS63187332A (ja) | 演算処理装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS58125162A (ja) | 分散システム管理装置 |