JPH0218622A - 数値演算プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 課題を解決するための手段 作用 実施例 発明の効果 ［概要コ 本発明は、 科学技術やグラフィックに関する計算を専用に行なう数
値演算プロセッサに関するものであり、処理の高速化を
図ることが可能となる数値演算プロセッサの提供を目的
とし、 入力された命令の種別を確認する命令種別確認手段と、
処理時間が短い種別の命令入力が確認されたときに該命
令を実行する短処理時間命令実行手段と、処理時間が長
い種別の命令入力が確認されたときに該命令を実行する
長処理時間命令実行手段と、長処理時間命令実行手段で
実行待ちとなる命令を保持する実行待ち命令保持手段と
、アクセスポートが外部に対して共通で両命令実行手段
に対して各々異なるデータ保持領域の組が複数用意され
た転送データ保持手段と、各データ保持領域に対するア
クセスを管理する転送アクセス管理手段と、を有する、
ことを特徴としている。

［産業上の利用分野コ 本発明は、科学技術やグラフィックスに関する計算を専
用に行なう数値演算プロセッサに関するものである。

ワークステーションなとて科学技術やグラフィックスに
関する演算が行なわれる場合、浮動小数点演算の行なわ
れる頻度が高いので、長い処理時間が必要となる。

そこでこれらのシステムではこの種のプロセッサが搭載
され、科学技術やグラフィックスの計算が数値演算プロ
セッサ側で行なわれる。

したかって、数値演算プロセッサの性能は命令実行の速
度で定まり、この速度はシステムＭＰＵとのインタフェ
ース時間と内部で行なわれる処理に要する時間との和で
決定される。

［従来の技術］ 般に数値演算プロセッサはシステムＭＰＵと専用インタ
フェースのコプロセッサインタフェースにより接続され
る。

ところがこの場合には、数値演算プロセッサの内部レジ
スタがシステムＭＰＵによりアクセスされる際に疑似的
にＣＰＵレジスタとして扱われ正確な状態監視を行うた
め、両プロセッサ間のデータ転送量が増大して両者間の
インタフェース時間が長いものとなる。

そこで、コプロセッサインタフェースに代えてアドレス
ごとに処理内容を割り当てることにより、システムＭＰ
Ｕが転送命令によりあるアドレスをアクセスすると、そ
のアドレスで示される内容の処理が数値演算プロセッサ
側で行なわれる。

その結果、両プロセッサ間のデータ転送量が大幅に抑制
されるので、科学技術などに関する計算をより高速化す
ることが可能となる。

また数値演算プロセッサ側では平方根や三角関数に関し
て新しいアルゴリズムが提供されており、これにより数
値演算プロセッサ単体の高速化も図られる。

［発明が解決しようとする問題点］ 実際のアプリケーションにおいて、数値演算プロセッサ
に対する命令はかなりの部分かデータ転送命令で占めら
れ、残りのわずかな部分が処理に多くの時間を必要とす
る浮動小数点演算の命令となっている。

そしてデータ転送命令と浮動小数点演算はパラレルに実
行できす、−旦浮動小数点演算の実行が開始されると、
次の命令は数値演算プロセッサ側で受はイ」けられず、
その間にはバスが空いているにもかかわらず、数値演算
プロセッサに新たな命令を与えることが不可能となる。

このため両プロセッサ間のインタフェース時間が全体と
して長いものとなる。

また数値演算プロセッサ内では命令転送、オペランド転
送、データ変換、マイクロ起動、演算処理などがシリア
ルに行なわれることにより命令が実行されていたので、
連続して命令が入力される場合には、処理速度をより高
めることが困難となる。

本発明は上記従来の課題に鑑みてなされたものであり、
その目的は、処理速度を大幅に高めることが可能となる
数値演算プロセッサを提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明に係るプロセッサは
第１図のように構成されている。

同図の命令種別確認手段１０では入力された命令の種別
が確認され、処理時間が短い種別の命令入力が命令種別
確認手段１０で確認されると、その命令は短処理時間命
令実行手段１２で実行される。

また処理時間が長い種別の命令入力が命令種別確認手段
１０で確認されると、その命令は要処理時間命令実行手
段１４て実行される。

そしてこの要処理時間命令実行手段で次に実行すべき実
行待ちの命令は実行待ち命令保持手段１６で保持される
。

さらにアクセスポートが外部に対しては共通であるもの
の両命令実行手段１２．１４対しては各々異なるデータ
保持領域の組が転送データ保持手段１８に複数用意され
ており、外部と両命令手段１２．１４とのデータ転送が
この転送データ保持手段１８を介して行なわれる。

また、それらデータ保持領域に対するデータ転送用のア
クセスは転送アクセス管理手段２ｏにより管理される。

［作用］ 本発明では、処理時間か短い転送命令などは短処理時間
命令実行手段１２て実行され、三角関数などの処理時間
が長い種別の命令は要処理時間命令実行手段１４で実行
され、それらの実行は互いに独立して行なわれる。

たとえば、転送命令、オペランド転送、データ変換、マ
イクロプログラム起動、演算処理なとの独立した処理で
各命令のプロセスが完了し、命令の連続入力時にはそれ
ら命令の演算処理が別ステージとなるので、それらの処
理は別々に独立して行え、要処理時間命令実行手段１４
に三角関数計算なとの演算命令を連続実行させながらこ
れと並行して転送命令などを短処理時間命令実行手段１
２に並列実行させることが可能となる。

さらに要処理時間命令実行手段１４に対しては次に実行
すべき実行待ちとなる命令を保持する実行待ち命令保持
手段１６が設けられ、したがって要処理時間命令実行手
段１４では現在のものに連続して実行待ちの命令を実行
できる。

但し、命令が並列に実行されるので、命令実行手段１２
．１４と外部との間でデータ転送を行なうことが必要と
なり、このため、その転送に使用される転送データ保持
手段１８はアクセスポートが外部に対して共通で両命令
実行手段１２．１４に対して各々異なるデータ保持領域
の組を複数用いて構成される。

そのデータ転送の際には内部と外部との間及び内部の両
命令実行手段１２．１４でデータ保持領域に対するアク
セスのインタフェースをとることが必要となるので、デ
ータ保持領域に対するアクセスが転送アクセス管理手段
２０により管理される。

［実施例］ 以下、図面に基づいて本発明に係る数値演算プロセッサ
の好適な実施例を説明する。

第２図にはシステム側ＭＰＵとコプロセッサインタフェ
ースにより接続された数値演算プロセッサの例が示され
ており（コマンドがメモリマツプされる場合ても本発明
を適用できる）、インタフェースレジスタ２１はデータ
バス２３に、インタフェースコントローラ２５はアドレ
スバス２７及びコントロールバス２９に、各々接続され
ている。

これらのうち、インタフェースコントローラ２５により
システム側ＭＰＵ　（外部）との間における転送制御が
行なわれており、システム側ＭＰＵが発行した命令はデ
ータバス２３を介してインタフェースレジスタ２１に取
込まれる。

そしてその命令の種別はアドレスバス２７上のデータで
ボされており、アドレスバス２７上のデータはインタフ
ェースコントローラ２５により取込まれる。

さらにデータバス２３上のデータはインタフェ＝１０ −スレジスタ２１及びフォーマット変換回路３１を介し
てデータレジスタ部３３に書込まれ、また本実施例の数
値演算プロセッサ内で得られたデータはデータレジスタ
部３３からフォーマット変換回路３１．インタフェース
レジスタ２１．データバス２３を介してシステム側ＭＰ
Ｕへ転送されている。

このようにデータレジスタ部３３はシステム側ＭＰＵに
よりＣＰＵレジスタと同様の手順でアクセス可能となる
。

その際におけるアクセスアドレス（レジスタ番号）はア
ドレスバス２７上のデータにより示されており、そのア
ドレスデータはインタフェースコントローラ２５．イン
タフェースレジスタ２１゜デコーダ３５を介してフォー
マット変換回路３１に与えられる。

そしてアドレスバス２７上のデータで示される命令の種
別は命令実行回路３７に与えられ、命令実行回路３７で
は入力命令の種別が確認される。

この命令実行回路３７ては処理時間が短い種別（例えば
転送命令）の命令入力が確認されると、その命令が命令
実行回路３７て実行される。

また処理時間が長い種別（例えば三角関数なとの演算が
行なわれる命令）の命令入力が命令実行回路３７て確認
されると、その命令は命令実行回路３９−１または命令
実行回路３９−２で実行される。

これら命令実行回路３９−１．３９−２は同一４１４成
とされており、それらには不図示のプロクラムカウンタ
、マイクロＲＯＭ、演算回路とともに同図のソースレン
スタ３９ａ、３９ｂ及びデスティネーションレジスタ３
９ｃが設けられている。

さらに命令実行回路３９−１．３９−２についてコマン
ドバッファ４１−１．４１−２が各々設けられており、
コマンドバッファ４１−Ｌ　　４１２には命令実行回路
３９−１．３９−２で次に実行すべき命令が保持される
。

以上のように本実施例では、処理時間が短い種別の入力
命令を実行する回路として命令実行回路３７が、処理時
間が長い種別の命令を実行する回路として一対の命令実
行回路３９−１．３９−２が用意されており、命令実行
回路３９−１，３９２で命令が実行中のときには実行待
ちとなる次の命令カコマンドバッファ４１−１．４１−
２で保持される。

またデータレジスタ部３３においては外部のシステム側
ＭＰＵに対してアクセスポートが共通で命令実行回路３
７．３９−１．３９−２に対して各々異なるデータ保持
領域の組が複数用意されており、各データ保持領域に対
するアクセスは命令実行回路３７により管理されている
。

本実施例のデータレジスタ部３３にはデータレジスタセ
ット４３−１．４３−２が設けられており、データレジ
スタセット４３−１はレジスタ４５−１．４５−２・・
・４５−ｎにより、データレジスタセット４３−２はレ
ジスタ４７−１．　４７−２・拳・４７−ｎにより、各
々構成されている。

さらにレジスタ４５−１とレジスタ４７−１゜レジスタ
４５−２とレジスタ４７−２．　　・１１翳レジスタ４
５−ｎとレジスタ４７−ｎにより上記のデータ保持領域
が各々形成されており、したかってデータレジスタ部３
３てはｎ組のデータ保持領域が用意されている。

これら各組おけるレジスタ４５−ｉ、４７−ｉの一方の
みを外部のシステム側ＭＰＵがアクセスでき、レジスタ
４５−ｉ、４７−ｉの双方を命令実行回路３７．３９−
１．３９−２がアクセスできる。

なお、各組のレジスタ４５−ｉ、４７−ｉのうち一方が
外部のシステム側ＭＰＵて使用される場合には、他方が
内部の演算処理に使用される。

また、データレジスタ部３３には命令実行回路３９−１
．３９−２に対してレジスタ４９−１゜４９−２が各々
設けられており、これらレジスタ４９−１．４．９−２
は命令実行回路３９−１．３９−２における命令実行の
順序か変更されたときの矛盾発生を防止するために使用
される。

以上の内部レジスタアクセスを管理する命令実行回路３
７はプロクラムカウンタ５１．マイクロプログラムＲＯ
Ｍ５３．処理回路５５．タグレジスタ５７．セレクタ５
９により構成されており、そのプログラムカウンタ５１
には入力命令値によりデコーダ３５て得られた値が初期
設定される。

そしてその値で示されるアドレスのマイクロプログラム
がマイクロプログラムＲＯＭ５３から読出され、そのマ
イクロプログラムが処理回路５５で実行される。

その結果、処理時間が短い転送命令の入力が確認される
と、タグレジスタ５７の内容かチエツクされる。

このタグレジスタ５７ではデータレジスタセラ）４３−
１．４３−２のレジスタ４５−１，４５２・・・４５−
ｎ、４７−１．４７−２・争・４７−ｎの全レジスタ組
に参照領域が割当てられており、各領域には対応レジス
タ組のレジスタ４５−ｉ＋４７−ｉのいずれかシステム
側ＭＰＵによりアクセスされるかを示す１ビットのデー
タと、その対応するレジスタ領域がどの実行回路（また
はコマンドバッファ）にある命令により変更される可能
性があるかを示す値［０１］、［０２：］。

［０３］、［０４］、［００］のいずれかの２バイトデ
ータ（必ずしも２バイトの必要はない。３ビット以上て
上記の値があられせればよい）とが書込まれる。

たたし、 ［０１コ　舎・・ コマンドバッファ４１−１の命　　令でレジスタ値か変
更される ［０２］・・Φ 命令実行回路３９−１の命令で　　レジスタ値が変更さ
れる ［０３］・・争 コマンドバッファ４１−２の命令で レジスタ値が変更される ［０４］・番・ 命令実行回路３９−２の命令でレジ スタ値か変更される ［００］・Φ・ レジスタ値の変更される可能性はな のように、各２バイトデータ［０１コ、　　［０２］。

［０３コ、［０４］、　　［００コの内容が定められて
いる。

このタグレジスタ５７のチエツクが行なわれた際におい
て、デコーダ３５の出力からシステム側ＭＰＵがアクセ
スを要求していたレジスタ４５−１．４５−２・φ・４
５−ｎ、　　４７−１．　４７−２＋１ｅ・または４７
−ｎの内容の変更の可能性の有無が上述の２バイトデー
タにより判断され、変更可能性のあること（タグ値が０
以外）が確認されると、Ｂｕｓｙの通知がシステム側Ｍ
ＰＵに対して発せられる。

また変更可能性のないことが確認されると、タグレジス
タ内の要求されたレジスタ番号に対応するアクセスフラ
グによりレジスタ４５−１または４７−１からデータが
読み出される。

あるいは外部からアクセスが可能なレジスタ４５−１ま
たは４７−ｉ（アクセスフラグにより示される）にシス
テム側ＭＰＵから転送されたデータが内部へ読込まれる
。

なおＮ　ＢｕｓＹ通知またはレジスタデータの転送は、
処理回路５５から出力された値がプログラムカウンタ５
１ヘセレクタ５９を介してセットされ、その値で示され
るマイクロプログラム５３が処理回路５５へ読出される
ことにより、行なわれている。

次に、システム側ＭＰＵから処理時間が長い演算命令が
与えられた場合について説明する。

この種の命令の入力が処理回路５５て確認されると、前
述の場合と同様にタグレジスタ５７の内容が参照される
。

さらに先の入力命令によりデスティネーション指定され
てレジスタ値が変更される可能性の有無がアクセス対象
となるレジスタ組レジスタ４５１１４７　１について判
断され、また命令実行回路３９−１．３９−２のＢｕｓ
Ｖ信号及びコマンドバッファ４１−１．４１−２の状態
も判断される。

そして第３図に示される内容の判定が行なわれ、＝　１
７　＝ システム側ＭＰＵにより指定されたレジスタ４５１また
は４７−１の使用が予約されていない場合であって命令
実行回路３９−１．３９−２のいずれかが使用可能であ
るとき、あるいはそれらが使用不能であってもコマンド
バッファ４１−１゜４１−２のいずれかが空のとき、に
は演算命令が実行可能と判定される。

なお、命令実行回路３９−１．３９−２の双方が使用可
能であった場合やコマンドバッファ４１１．４１−２の
双方が使用可能であった場合には、それらの使用状態や
演算の処理で命令の送出先が決定される。

また命令送出が不可能な場合には、Ｂｕｓｙ通知がシス
テム側ＭＰＵに対して発せられる。

その後はこの演算命令が命令実行回路３９−１゜３９−
２のいずれかで実行されるが、たとえば、コマンドバッ
ファ４１−１．４１−２に命令が与えられた後に入力さ
れた命令で以前の命令のソースレジスタ３９ａがデステ
ィネーションレジスタとして使用されているとき、内部
の並行処理のために後の命令が先に実行される必要が生
じたときに、先の命令のレジスタ値が変更されてしまう
のを防ぐため、前述のレジスタ４９−１または４９２に
セーブしておく。これにより先の命令と後の命令との間
でレジスタ値が入替えられる誤りが回避される。

命令実行回路３９−Ｌ　　３９−２で演算が終了される
と、再ひタグレジスタ５７の内容がチエツクされ、演算
を行なった命令実行回路３９−１または３９−２が該当
のレジスタ値を変更することが前述の２バイトデータで
示されていたときには、システム側ＭＰＵがアクセスで
きない側のレジスタ４５−１または４７−１に演算結果
が書込まれる。

さらに前述したタグレジスタ５７の１ビツトデータが反
転され、演算結果の書込まれたレジスタ４５−１または
４７−１がシステム側ＭＰＵ側でアクセス可能とされ、
次にデータ転送命令がくれば、フＡ−マット変換回路３
１を介してそのレジスタ値がシステム側ＭＰＵに転送さ
れる。

例えば、命令実行回路３９−１で演算が終了した場合、
対応の２バイトタグデータが値［０２］のとき（この値
により、命令実行回路３９−１で対応のレジスタ値の変
更されることが示される）には、外部のアクセスの不能
となっている側に演算値が書込まれ、前記１ビツトデー
タ（アクセスフラグ）が反転され、そのレジスタ４５−
１または４７−１が外部からアクセス可能とされる。

また、なお、演算命令に続いて転送命令が与えられた場
合には、同じレジスタ４５−１または４７−ｉが書換え
られるので、これに演算結果が格納される。

以上説明したように本実施例によれば、処理時間が短い
種別の命令と処理時間が長い種別の命令とが並列に実行
され、また処理時間が長い種別の命令が二つの命令実行
回路３９−１．３９−２で実行され、さらにそれら命令
実行回路３９−１゜３９−２で続いて次に実行すべき命
令がコマンドバッファ４１−１．４１−２に各々保持さ
れるので、入力命令を連続して高速実行することが可能
となる。

そしてその際にはデータ転送に使用されるデータレジス
タ部３３のレジスタアクセスが管理されるので、命令の
連続した高速実行が誤りなく確実に行なわれる。

［発明の効果コ 以上説明したように本発明によれば、誤りの発生しない
レジスタ管理を行ないながら入力命令の並列実行が可能
となり、処理時間の長い入力命令を内部で蓄積できるの
で、数値演算プロセッサの処理速度を大幅に高めること
が可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図、 第２図は実施例の構成説明図、 第３図は実施例におけるＢｕｓＶ判定の作用説明図であ
る。 ２１・・・インタフェースレジスタ、 Ｉ ＝２２ ２３φ・・データバス、 ２５・・争インタフェースコントローラ、２７・・・ア
ドレスバス、 ３１φ・・フォーマット変換回路、 ３３・Φ・データレジスタ部、 ３５−・・デコーダ、 ３７．３９−１．３９−２Φ令・命令実行回路、３９ａ
、３９ｂ＊＊＊ソースレジスタ、３９０６１１φデステ
イネーシヨンレジスタ、４１−１．４１−２・＠拳コマ
ンドバッファ、４３−１．４３−２・Φ・データレジス
タセット、 ４５−Ｌ　　４５−２＊＊＊４５−ｎｌ　　４７−Ｌ４
７−２・拳・４７−ｎ・・・レジスタ、４９−１．４９
−２・・・レジスタ、 ５１・・・プログラムカウンタ、 ５３１１−φマイクロプログラムＲＯＭ。 ５５−Φ−処理回路、 ５７−φ・タグレジスタ、 ５９嗜・・セレクタ。

Claims (1)

1. 【特許請求の範囲】 入力された命令の種別を確認する命令種別確認手段（１
   ０）と、 処理時間が短い種別の命令入力が確認されたときに該命
   令を実行する短処理時間命令実行手段（１２）と、 処理時間が長い種別の命令入力が確認されたときに該命
   令を実行する長処理時間命令実行手段（１４）と、 長処理時間命令実行手段（１４）で実行待ちとなる命令
   を保持する実行待ち命令保持手段（１６）と、 アクセスポートが外部に対して共通で両命令実行手段（
   １２、１４）対して各々異なるデータ保持領域の組が複
   数用意された転送データ保持手段（１８）と、 各データ保持領域に対するアクセスを管理する転送アク
   セス管理手段（２０）と、 を有する、ことを特徴とする数値演算プロセッサ。