JPH04149658A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｉ産業上の利用分野］ 本発明は情報処理装置、特に複数のプロセッサからなり
おのおののプロセッサ間でデータの転送を行う情報処理
装置に関するものである。

（従来の技術〕 大規模な機器制御を行うとき１台のプロセッサでは処理
能力が足りない場合には複数のプロセッサを相互に接続
したマルチプロセッサシステムを用いる。また、制御の
対象となる機器が大型であるために複数のセンサやアク
チュエータからの信号線を１台のプロセッサに接続する
ことが困難であるという場合にもマルチプロセッサシス
テムが用いられる。制御の対象となる機器を協調的に動
作させるためにはマルチプロセッサシステムを構成する
各プロセッサを相互に接続し、プロセッサ間でデータの
やりとりを行う必要がある。たとえば２つのプロセッサ
ＡおよびＢからなるマルチプロセッサシステムにおいて
、プロセッサΔがセンサから読み取った値をプロセッサ
Ｂが使用するという場合である。

マルチプロセッサシステムは大別するとバスを共有する
ものとバスを共有しないものに分けられる。前者と後者
を比較すると、プロセッサ間のデータ転送は前者のほう
が容易である。前者すなわちバスを共有するマルチプロ
セッサシステムの中でも特に共有メモリを持つマルチプ
ロセッサシステムにおいてはプロセッサ間のデータ転送
は以下のように容易である。たとえば２つのプロセッサ
ＡおよびＢからなり、ＡおよびＢのいずれかも読み書き
できる共有メモリＭ１を持つマルチプロセッサシステム
において、プロセッサＡからプロセッサＢへのデータの
転送を行うききにはプロセッサＡが共ｆｆメモリＭ１に
転送したいデータを書き込み、次いでプロセッサＢが共
有メモリ〜１１からプロセラ→＋Ａが書き込んだデータ
を読み込めばよい。

しかし周知のとおり離れた距離にある複数のプ「コセツ
サ間でバスを共有させることはできない。

ハスラインには数ＭＨｚから数−（ＭＨｚの周波数の信
号が乗っており、一般には数十ｃｍがバスタ・インの長
さの限界である。し、たがってバスを共有しないマルチ
プロセッサシステムは、物理的に離れた位置にある制御
対象を協調的に動作させるための制御システムとして用
いられることが多い。

バスヲ共ｆＴせずにプロセッサ間で通信を行う手段とし
ては種々のものがある。低速で簡便なものとしてＲ３−
２４２Ｃがよく用いられ、高速に通信できかつプロセッ
サ間の通信の競合を避ける機能を持ったものとしてイー
サーネットなどがよく用いられる。

例えば複数のマイクロコンピュータがＲ３−２３２Ｃイ
ンターフエースによって結合されたマルチプロセッサシ
ステムにおいて、１バイトないし２バイトのデータを一
つのプロセッサから別のプロセッサに送るためのハード
ウェアはシリアル通信制御用Ｌ　Ｓ　Ｉであるインテル
社の８２５１、ザイログ社のＺ８０ＳＩＯなどにより実
現できる。

しかし自プロセッサ以外のプロセッサ上のデータを用い
る必要が生じるたびにプログラマはプロセッサ間のデー
タ転送を行うサブプログラムを呼ぶス　テップを書かな
ければならなかった。またシステムの開発の過程で、あ
るデータＸの属するプロセッサがプロセッサＡからプロ
セッサＢに変更されたとするとデータＸを使用している
プログラムステップすべてを書き換える必要が生じ、プ
ログラマは煩雑な作業を強いられていた。

［発明が解決しようとしている課題］ 本発明は上記のような煩雑さを解消するために、プロセ
ッサ間のデータ転送を実現する手段を提供するものであ
る。

〔課題を解決するための手段（及び作用）］本発明によ
れば複数のプロセッサが通信手段によって相互に接続さ
れ、前記複数のプロセッサを構成する個々のプロセッサ
がプログラムおよびデータを保持するメモリ、前記プロ
グラム中の命令を解釈する命令解釈部、解釈した結果を
実行する命令実行部を持つ情報処理装置において、前記
個々のプロセッサはデータ転送命令のオペランドに示さ
れたソースデータまたはデスティネーションデータのア
ドレス情報を参照し、前記ソースデータまたはデスティ
ネーションデータが前記複数のプロセッサの内のどのプ
ロセッサに属するものであるかを判断するプロセッサ識
別手段を持つことにより実現するものである。

本発明によれば、複数のプロセッサが通信手段によって
相互に接続され、前記複数のプロセッサを構成する個々
のプロセッサがプログラム及びデータを記憶するメモリ
、前記プログラム中の命令を解釈する命令解釈部、解釈
した結果を実行する命令実行部を持つ情報処理装置にお
いて、前記個々のプロセッサはデータ転送命令のオペラ
ンドに示されたソースデータまたはデスティネーション
データのアドレス情報を参照するステップと、前記ソー
スデータまたはデスティネーションデータか前記複数の
プロセッサの内のどのプロセッサに属するものであるか
を判断するステップとにより実現するものである。

〔実施例〕

以下図を用いて本発明の詳細な説明する。

第２図は本発明による１実施例を示すマルチプロセッサ
システムを構成するひとつのプロセッサのブロック図で
あり、第３図はプロセッサＡおよびプロセッサＢの２個
のプロセッサからなり通信線２６で結合されたマルチプ
ロセッサシステムの全体図である。それぞれのプロセッ
サは第２図に示す如く、２０はデータまたは演算の結果
を一時的に記憶するレジスタ、２１はプログラム（第１
０図（ａ）、（ｂ）に示す手順を含む）またはデータを
記憶するメモリである。プログラムはユーザプログラム
およびオペレーティングシステムからなる。オペレーテ
ィングシステムはユーザプログラムの実行の管理を行う
。メモリ２１に記憶されたプログラムはバス２８を通し
て命令デコーダ２２に送られ、解釈される。解釈された
結果は命令実行部２３に送られ実行される。実行の結果
はバス２８を通じて次のいずれかひとつまたはこれらを
組み合わせた形で反映される。

１）レジスタ２０またはメモリ２１に記憶されているデ
ータの値を参照する。

２）レジスタ２０またはメモリ２１に記憶されているデ
ータの値を変更する。

３　）　　１　　′’Ｏコントローラ２４を通じて外部
機器２７ａ１外部機器２７ｂあるいは通信コントローラ
２５からデータを受は取る。

４　）　　ｒ　、、、、’　Ｏコントローラ２４を通じ
て外部機器２７ａ１外部機器２７ｂあるいは通信コント
ローラ２５にデータを送る。

５）通信コントローラ２５を通じて他のプロセッサから
コマンドを受は取る。

６）通信コントローラ２５を通じて他のプロセッサにコ
マンドを送る。

外部機器２７ａ、外部機器２７ｂとしてはキーボード、
デイスプレィなどが考えられる。

命令デコーダ２２および命令実行部２３はいわゆるマト
リックス・アンドオアロジック、ワイヤトロシックある
いはマイクロプログラムにより実現される。通信コント
ローラ２５としては市販のシリアル通信制御用ＬＳＩを
用いることができ、コマンドバッファ、フラッグを有す
る プロセッサＡおよびプロセッサＢが実行する命令の形式
は第４図に従っている。４１は命令の種類を示す命令コ
ードである。４２は命令コード４１による分類を補助す
るための補助コードであり、オペランドの形式を示すた
めなどに用いられる。

第３バイト以下はオペランドであり、処理対象データの
アドレスなどを示すためなどに用いられる。

第４図においては例として長さ２バイトの第１オペラン
ド３３および第２オペランド３４が示されているが、オ
ペランドの数およびひとつひとつのオペランドの長さは
命令の種類によって異なり、命令コード４１と補助コー
ド４２によって決定される。データ転送命令であるＭＯ
ＶＥ命令は第５図に示す形式となっている。ＭＯＶＥ命
令においては補助コードはアドレシングモード５２ａお
よび５２ｂであり、第１オペランドは転送元を示すソー
スデータ５３、第２オペランドは転送先を示すデスティ
ネーションデータ５４である。アドレシングモード５２
ａによってソースデータ５３をどのような表現形式で表
現するかが示され、アドレシングモード５２ｂによって
デスティネーションデータ５４をどのような表現形式で
表現するかが示される。第５図においては例として長さ
２バイトのソースデータ５３とデスティネーションデー
タ５４が示されているが、これらの長さはアドレシング
モード５２ａおよび５２ｂの値により異なるものである
。

第６図（ａ）〜（ｅ）はデータの表現形式の種類を示し
たものである。第６図（ａ）は変数がどのプロセッサ上
にあるかを示すプロセッサＩＤ付きのダイレクトモード
におけるデータの表現形式である。第６図（ｂ）はプロ
セッサＩＤ無しのダイレクトモードにおけるデータの表
現形式であり、命令がおかれているプロセッサ上のデー
タを示しているものと見なされる。第６図（Ｃ）はイミ
ディエートモードにおけるデータの表現形式であり、オ
ペランドに置かれた値そのものが転送対象データとして
用いられる。第６図（ａ）に示したモードは従来にない
ものであるが、第６図（ｂ）と第６図（Ｃ）に示したモ
ートは従来のコンピュータのアドレシングモードとして
普通に用いられているものである。なお、転送先である
デスティネーションデータの形式としてイミディエート
モードを指定することができないのは当然である。

次にデータ転送命令であるＭＯＶＥ命令がどのように命
令デコーダ２２によって解釈されるかを第１図に基づき
説明する。第１図は命令デコーダ２２の動作を説明した
フローチャートであり、第１図に示した動作の開始時に
は命令中の命令コード４１、補助フード４２、第１オペ
ランド３３および第２オペランド３４がすでにメモリ２
】から命令デコーダ内に設けられた命令バッファ（図示
せず）に取り込まれているものとする。以下の説明にお
いては特に断わらないかぎりプロセッサＡ上の命令デコ
ーダ２２の動作を中心に説明しているものとする。

ステップＳｌｌ 命令バッファに取り込まれた命令が命令デコーダ２２で
ＭＯｖＥ命令であるか否かを判断する。

ＭＯＶＥ命令でなければステップ３１６に分岐する情報
を出力する。

ステップＳ１２ 命令バッファに取り込まれた命令がＭＯＶＥ命令であれ
ば、さらに命令のアドレシングモード５２ａおよび５２
ｂを参照し、ソースデータ５３とデスティネーションデ
ータ５４がプロセッサＡとプロセッサＢのいずれの上に
あるか命令デコーダで調べる。ただしイミディエートモ
ードの場合にはデータはプロセッサＡ上にあるものと見
なす。プロセッサＩＤなしダイレクトモードの場合には
命令がおかれているプロセッサと同一のプロセッサ上、
すなわちプロセッサＡ上にデータが存在するものと見な
す。

ステップＳ１３ ソースデータのみがプロセッサＢ上にあるときにはステ
ップＳ１３に分岐する情報を出力する。

命令デコーダ２２は以下に示すデータ転送要求コマンド
をプロセッサＢへ送出することを命令実行部２３に対し
て指示し、処理を終了する。

「プロセッサＢ上のソースデータの値をプロセッサＡ上
のデスティネーションデータへ転送せよ」 ステップＳ１４ デスティネーションデータのみがプロセッサＢ上にある
ときにはステップＳ１４に分岐する情報を出力する。命
令デコーダ２２は以下に示すプロセッサ間データ転送コ
マンドを実行することを命令実行部２３に対して指示す
る情報を出力して処理を終了する。

「プロセッサＡ上のソースデータの値をプロセッサＢ上
のデスティネーションデータへ転送せよ」 ステップＳ１５ ソースデータおよびデスティネーションデータのいずれ
もが他のプロセッサすなわちプロセッサＢ」−にある場
合には本実施例に示すマルチプロセッサシステムは対応
できないので、命令デコダ２２は命令実行部２３に対し
てエラー処理を行うことを指示する情報を出力して、処
理を終了する。

ステップＳ１６ ソースデータおよびデスティネーションデータのいずれ
もが自プロセッサすなわちプロセッサＡ上にある場合に
は、命令デコーダ２２は命令実行部２３に対して他プロ
セッサを考慮する必要のない通常の処理を行うことを指
示する情報を出力して処理を終了する。

命令実行部２３は命令デコーダ２２からの指示にし、た
がって通信コントローラ２５を通じてプロセッサ間通信
コマンドを送出する。以上はプロセツザＡ上の命令デコ
ーダの動作を説明したものであるが、説明のようにデコ
ーダで実現してもよいがプログラム制御として実現して
も良い、そのときは前述の手順をメモリ２】に入れプロ
セッサへ実行する。プロセッサＢ上の命令デコーダも全
く同様にデータの所在のチエツク、データの転送の要求
などを行う。

次にプロセッサ間でやりとりされるプロセッサ間通信コ
マンドの形式について説明する。プロセンサＡおよびプ
ロセッサＢはお互いに第７図に示す形式のプロセッサ間
通信コマンドをやりとりする。７１はコマンドの種類を
示すコマンドコードであり、７２は第３バイト以下に配
置されたオベラ〉トのバイト数である。第７図において
は例として長さ２バイトの第１オペランド７３および第
２オペランド７４が示されているが、オペランドの数お
よびひとつひとつのオペランドの長さはコマンドによっ
て異なる。第８図に示すのはステップＳ１３で用いられ
たプロセッサ間データ転送要求コマンドの形式であり、
第９図に示すのはステップＳ１４で用いられたプロセッ
サ間データ転送コマンドの形式である。

第８図において、８１はプロセッサ間データ転送要求コ
マンドのコードであり、８２は第３バイト以下に配置さ
れたオペランドのバイト数である。

プロセッサ間データ転送要求コマンドの場合、オペラン
ドのバイト数は８である。第１オペランドは長さ・１バ
イトで、ソースデータを持つプロセッサｒＤ８３とソー
スデータのアドレス８４からなる。第２オペランドは長
さ４バイトで、デスティネーションデータを持つプロセ
ッサのプロセッサＩ　Ｄ　８５とデスティネーションデ
ータのアドレス８６からなる。プロセッサＡからプロセ
ッサＢへ送られるプロセッサ間データ転送要求コマンド
においては、ソースデータはプロセッサＢに存在し、デ
スティネーションデータはプロセッサＡに存在する。従
ってソースデータを持つプロセッサのプロセッサＩＤ８
３はプロセッサＢのプロセッサＩＤであり、デスティネ
ーションデータを持つプロセッサのプロセッサＩＤ８５
はプロセッサＡのプロセッサＩＤである。

第９図において、９１はプロセッサ間データ転送コマン
ドのコードであり、９２は第３バイト以下に配置された
オペランドのバイト数である。プロセッサ間データ転送
コマンドの場合、オペランドのバイト数は４である。第
１オペランドは長さ２バイトで、ソースデータの値９３
からなる。第２オペランドは長さ２バイトで、デスティ
ネーションデータのアドレス９４からなる。

次にプロセッサ間通信コマンドの処理手順を説明する。

プロセッサ間通信コマンドの処理は第１Ｏ図（ａ）に示
すコマンド受信割り込み処理と、第１０図（ｂ）に示す
オペレーティングシステムのプロセッサ間通信コマンド
処理部により、て行われる。プロセッサＡおよびプロセ
ッサＢは通信線２６を通じてプロセッサ間通信コマンド
を受信すると、通信コントローラ２５が発生するコマン
ド受信割り込みをきっかけとしてプロセッサは第１０図
（ａ）に示すコマンド受信割り込み処理プログラムを実
行する。コマンド受信割り込み処理プログラムの処理手
順は以下の通りである。

ステップＳ２１によりコマンドコード９１をコマントバ
ッファ（図示せず）に取り込む。

ステップ３２２によりオペランドのバイト数９２をコマ
ンドバッファに取り込み、値を調べる。

ステップＳ２３によりステップ３２２で調べたバイト数
のオペランドをコマンドバッファに取り込む。

ステップＳ２４によりコマンド受信フラグ（図示せず）
をＯＮにし、処理を終了する。コマンド受信フラグがＯ
Ｎになっている間はコマンド受信割り込み処理プログラ
ムはプロセッサ間通信コマンドを受は付けないものとす
る。

第１０図（ｂ）に示すオペレーティングシステムのプロ
セッサ間コマンド処理部は、コマンド受信割り込み処理
によってコマンド受信フラグがＯＮにされたとき実際の
処理を行う。処理手順は以下のとおりである。

ステップＳ３１によりコマンド受信フラグをテストし、
ＯＦＦであればステップＳ３６に分岐する。コマンド受
信フラグがＯＮであればステップＳ３２に分岐する。

ステップＳ３２によりコマンドバッファからコマンドコ
ードを取り出し、コマンドを解析する。

データ転送要求コマンドの場合にはステップＳ３３に分
岐し、データ転送コマンドの場合にはステップＳ３５に
分岐する。

ステップＳ３３によりコマンド受信バッファからオペラ
ンドとして、ソースデータを持つプロセッサのプロセッ
サＩＤ、ソースデータのアドレス、デスティネーション
データを持つプロセッサのプロセ゛ンサＴＤおよびデス
ティネーションデータのアドレスを取り出す。次いで第
９図に示す形式のプロセッサ間データ転送命令を生成す
る。ソースデータの値９３の生成に当たってはプロセッ
サ間データ転送要求コマンドのオペランドであるソース
データのアドレス８４に示されたアドレス上のデータを
用いる。デスティネーションデータのアドレス９４の生
成に当たってはプロセッサ間データ転送要求コマンドの
オペランドであるデスティネーションデータのアドレス
８６を用いる。

ステップＳ３４によりステップＳ３３で生成したプロセ
ッサ間データ転送コマンドをデスティネーションデータ
を持つプロセッサあてに送出する。

ステップＳ３５によりコマンドがデータ転送コマンドで
ある場合にはコマンド受信バッファからソースデータの
値およびデスティネーションデータのアドレスを取り出
す。次いでソースデータの値をデスティネーションデー
タに代入するデータ代入処理を行う。

ステップＳ３６によりコマンド受信フラグをＯＦＦにし
、、次のコマンド受信を備え、処理を終了する。

〔他の実施例〕

上記の実施例においてはプロセッサの数が２台であるが
、本発明はプロセッサの数に制限を与えるものではない
。第１１図（ａ）または第１１図（ｂ）に示すように、
３台あるいはさらに多くのプロセッサが通信線２６によ
って相互に接続されたマルチプロセッサシステムに対し
ても本発明は容易に適用されるものである。

上記の実施例においてはデータ転送命令のオペランド中
に現れるソースデータとデスティネーションデータが共
に他プロセッサ上に存在してはならないという制限があ
る。しかしプログラマが書いたプログラムが、プロセッ
サによって実行可能な実行コードにコンパイルされるシ
ステムにおいては、以下のようにすればプログラマから
はその制限が存在しないように見える。

プログラマが記述したプログラムを実行可能な実行コー
ドにコンパイルしメモリ上に展開する際に次の例を示す
変換を行えばよい。

ＸおよびＹ：プロセッサＢ上の変数 とするとき、プロセッサＡ上で、 Ｘ−Ｙ　・ステートメントｌ というプログラムを記述したとする。コンパイラはステ
ートメントｌを次のステートメ：／トに変換する。

Ｃ−）′・・ステートメント２ Ｘ−Ｃ・・ステートメント３ ただしここで、 Ｃ：コンパイラによってプロセッサＡ上に確保された変
数 である。このようにすればデータ転送命令の実行コード
上においてはソースデータとデスティネーションデータ
が共に他プロセッサ上に存在することがなくなり、プロ
グラマからは上記の制限が存在しないように見える。

また、以上に示した実施例においてはデータ転送命令の
オペランド中にはプロセッサを示すプロセッサＩＤが存
在していたが、プロセッサＩＤを設けなくてもメモリの
アドレスをプロセッサごとに重ならないように配置し、
第１２図に示す動作を行うプロセッサ識別手順をメモリ
２１に記憶させ、それをプロセッサで実行することで設
けることによりプロセッサを識別することができる。第
１２図に示すプロセッサ識別手段を持つマルチプロセッ
サシステムは３台のプロセッサからなるものであるとし
、プロセッサＡ１プロセッサＢおよびプロセッサＣそれ
ぞれのメモリはアドレス空間上で第１３図に示す配置が
なされているものとする。第１２図に基づきプロセッサ
識別手段の動作を説明する。第１２図に示すプロセッサ
識別手段の動作を説明する。第１２図に示すプロセッサ
識別手段の動作の実行に先立ってデータ転送命令のオペ
ランドが取り込まれ、ソースデータのアドレスおよびデ
スティネーションデータのアドレスが分離され、アドレ
ス値を他のデータと比較できる状態になっているものと
する。ここではオペランドに変数Ｘのアドレスが示され
ているものとする。

ステップＳ４１によりアドレス値が４０００Ｈ未満であ
るかをテストする。アドレス値が４０００Ｈ未満であれ
ばステップＳ４２に分岐する。アドレス値が４０００Ｈ
以上であればステップＳ４３に分岐する。

ステップＳ４２により変数ＸはプロセッサＡ上にあると
判断する。

ステップＳ４３によりアドレス値が８０００Ｈ未満であ
るかをテストする。アドレス値が８０００Ｈ未満であれ
ばステップＳ４４に分岐する。アドレス値が８０００Ｈ
以上であればステップＳ４５に分岐する。

ステップＳ４４により変数ＸはプロセッサＢ上にあると
判断する。

ステップＳ４５により変数ＸはプロセッサＣ」二にある
と判断する。

以りのようにすればオペランド中にプロセッサＩＤが存
在しなくてもプロセッサＡ−Ｃを識別できる。

〔発明の効果〕

マルチプロセッサシステムにおいて、プログラム中で他
プロセッサ上のデータを必要としたときにプロセッサ間
データ転送命令をプログラマが記述する必要がないので
プログラムの開発効率が向上する。

【図面の簡単な説明】

第１図は本発明に基づくマルチプロセラサシステｔ、を
構成するひとつのプロセッサの命令デコーダの動作を示
すフローチャート、 第２図は本発明に基づくマルチプロセッサシステムを構
成するひとつのプロセッサのブロック図、第３図は本発
明に基づき２台のプロセッサからなるマルチプロ　セッ
サシステムのブロック図、第４図はプロセッサ内で実行
される命令の形式第５図はデータ転送命令であるＭＯＶ
Ｅ命令の形式を示す図、 第６図はＭＯＶＥ命令のオペランドの種類を示す図、 第７図はプロセッサ間でやりとりされるプロセッサ間通
信コマンドの形式を示す図、第８図はプロセッサ間通信
コマンドのうち、プロセッサ間データ転送要求コマンド
の形式を示す図、 第９図はプロセッサ間通信コマンドのうち、プロセッサ
間データ転送コマンドの形式を示す図、第１０図（ａ）
はコマンド受信割り込みによって起動されるコマンド受
信割り込み処理プログラムの動作を示すフローチャート
、 第１０図（ｂ）はオペレーティングシステム内でプロセ
ッサ間通信コマンドの処理を行うコマンド処理部の動作
を示すフローチャート、第１１図（ａ）および第１１図
（ｂ）は３個のプロセッサからなるマルチプロセッサシ
ステムすブロック図、 第１２図はプロセッサＩＤを必要とせずにプセツサの識
別を可能にするように構成されたプセツサ識別部の動作
を示すフローチャート、第１３図は第１２図に示したプ
ロセッサ識別によって識別される各プロセッサにおける
メモのアドレス空間上での配置を示す図である。 ２２・・・命令デコーダ ２３・・・命令実行部 ２５・・・通信コントローラ ２６・・通信線 ４１・・・命令コード 出願人　キャノン株式会社　−一−−

Claims (4)

【特許請求の範囲】
1. （１）複数のプロセッサが通信手段によって相互に接続
   され、前記複数のプロセッサを構成する個々のプロセッ
   サがプログラム第１０図およびデータを保持するメモリ
   、前記プログラム中の命令を解釈する命令解釈部、解釈
   した結果を実行する命令実行部を持つ情報処理装置にお
   いて、前記個々のプロセッサはデータ転送命令のオペラ
   ンドに示されたソースデータまたはデステイネーシヨン
   データのアドレス情報を参照し、前記ソースデータまた
   はデステイネーシヨンデータが前記複数のプロセッサの
   内のどのプロセッサに属するものであるかを判断するプ
   ロセッサ識別手段を持つことを特徴とする情報処理装置
   。
2. （２）前記プロセッサ識別手段によって前記オペランド
   に示されたデステイネーシヨンデータ自プロセッサのも
   のでないと判断されたときに、ソースデータのアドレス
   に示された自プロセッサ上のデータの値をデステイネー
   シヨンデータのアドレスに示されたプロセッサあてに前
   記通信手段を通じて転送するプロセッサ間データ転送コ
   マンドを実行する実行手段を持つことを特徴とする請求
   項第１項に記載の情報処理装置。
3. （３）前記プロセッサ識別手段によって前記オペランド
   に示されたソースデータが自プロセッサのものでないと
   判断されたときに、「ソースデータのアドレスに示され
   た他プロセッサ上のデータの値を自プロセッサあてに前
   記通信手段を通じて転送せよ」というプロセッサ間デー
   タ転送・要求コマンドを送出するコマンド送出手段を持
   つことを特徴とする請求項第１項に記載の情報処理装置
   。
4. （４）複数のプロセッサが通信手段によって相互に接続
   され、前記複数のプロセッサを構成する個々のプロセッ
   サがプログラム及びデータを記憶するメモリ、前記プロ
   グラム中の命令を解釈する命令解釈部、解釈した結果を
   実行する命令実行部を持つ情報処理装置において、 前記個々のプロセッサはデータ転送命令のオペランドに
   示されたソースデータまたはデステイネーシヨンデータ
   のアドレス情報を参照するステップと、 前記ソースデータまたはデステイネーシヨンデータが前
   記複数のプロセッサの内のどのプロセッサに属するもの
   であるかを判断するステップを有する情報処理装置。