JPH0363822A - 計算機制御方式 - Google Patents
計算機制御方式Info
- Publication number
- JPH0363822A JPH0363822A JP20054389A JP20054389A JPH0363822A JP H0363822 A JPH0363822 A JP H0363822A JP 20054389 A JP20054389 A JP 20054389A JP 20054389 A JP20054389 A JP 20054389A JP H0363822 A JPH0363822 A JP H0363822A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- control signal
- register
- data
- register set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔・産業上の利用分野〕
本発明は命令を実行する実行ユニットの使用効率を高い
ものとすることができる計算機制御方式に関する。
ものとすることができる計算機制御方式に関する。
従来の計算機に於いては、実行ユニットの使用効率を高
めるために命令の先読みを行なっている。
めるために命令の先読みを行なっている。
しかし４．命令の先読みにより実行ユニットの使用効率
を高める従来方式では、分岐命令や割込み等により先読
みしていた命令が破棄されてしま、った場合、命令の破
棄が行なわれた時点で記憶装置にアクセス要求を出して
次に実行すべき命令を読み込み、それをデコードするが
、次に実行すべき命令に対するアクセスとデコードとが
終了するまでは、実行ユニットは命令を実行することが
できないため、その使用効率が下がるという問題があっ
た。また、更に、先読みした命令は必ずしも必要な命令
であるとは限られないため、上述した従来方式では無駄
なアクセスが行なわれ、バスの有効利用率を下げてしま
うという問題もある。
を高める従来方式では、分岐命令や割込み等により先読
みしていた命令が破棄されてしま、った場合、命令の破
棄が行なわれた時点で記憶装置にアクセス要求を出して
次に実行すべき命令を読み込み、それをデコードするが
、次に実行すべき命令に対するアクセスとデコードとが
終了するまでは、実行ユニットは命令を実行することが
できないため、その使用効率が下がるという問題があっ
た。また、更に、先読みした命令は必ずしも必要な命令
であるとは限られないため、上述した従来方式では無駄
なアクセスが行なわれ、バスの有効利用率を下げてしま
うという問題もある。
本発明の目的は実行ユニットの使用効率を向上させると
共に、バスの有効利用率を向上させることにある。
共に、バスの有効利用率を向上させることにある。
本発明は上記目的を遠戚するため、
命令やデータをバスを介して記憶装置等から読み込んで
処理する処理装置を含む計算機システムに於いて、 前記処理装置に、 各々が１つのプロセスに割り当てられる複数のレジスタ
・セットと、 該各レジスタ・セットに対応して設けられた制御信号ラ
ッチ手段と、 前記各レジスタ・セットの内容に従って各プロセスの次
に実行すべき命令及び該命令の実行に必要なデータをバ
スを介して前記記憶装置等から読み込み、命令について
はそれをデコードして得た制御信号を該当する制御信号
ラッチ手段にラッチし、データについてはレジスタ・セ
ット中の該当するレジスタに格納する制御手段と、 前記レジスタ・セットと前記制御信号ラッチ手段との組
の内、次の命令の実行に必要な制御信号及びデータが整
っている組を選択し、これらを実行ユニットに与えて実
行させる次期実行命令選択手段とを設けたものである。
処理する処理装置を含む計算機システムに於いて、 前記処理装置に、 各々が１つのプロセスに割り当てられる複数のレジスタ
・セットと、 該各レジスタ・セットに対応して設けられた制御信号ラ
ッチ手段と、 前記各レジスタ・セットの内容に従って各プロセスの次
に実行すべき命令及び該命令の実行に必要なデータをバ
スを介して前記記憶装置等から読み込み、命令について
はそれをデコードして得た制御信号を該当する制御信号
ラッチ手段にラッチし、データについてはレジスタ・セ
ット中の該当するレジスタに格納する制御手段と、 前記レジスタ・セットと前記制御信号ラッチ手段との組
の内、次の命令の実行に必要な制御信号及びデータが整
っている組を選択し、これらを実行ユニットに与えて実
行させる次期実行命令選択手段とを設けたものである。
本発明の計算機制御方式に於いては、それぞれ異なるプ
ロセスに割り当てられた複数のレジスタ・セットが各プ
ロセスの処理装置上での実行に必要な命令ポインタやそ
の他各種レジスタの値を保持しており、制御手段はこれ
らの各レジスタ・セットの内容に従って各プロセスの次
に実行すべき命令及びその命令の実行に必要なデータを
バスを介して外部の記憶装置等から読み込み、命令にっ
いてはそれをデコードして得た制御信号をそのレジスタ
・セットと組になる制御信号ラッチ手段に格納し、デー
タについてはレジスタ・セットの該当するレジスタに格
納する。このような制御手段による動作とは別に、次期
実行命令手段が、レジスタ・セットと制御信号ラッチ手
段との組の内、次の命令の実行に必要な制御信号及びデ
ータが整っている組を選択し、これらを実行ユニットに
与えて実行させる。
ロセスに割り当てられた複数のレジスタ・セットが各プ
ロセスの処理装置上での実行に必要な命令ポインタやそ
の他各種レジスタの値を保持しており、制御手段はこれ
らの各レジスタ・セットの内容に従って各プロセスの次
に実行すべき命令及びその命令の実行に必要なデータを
バスを介して外部の記憶装置等から読み込み、命令にっ
いてはそれをデコードして得た制御信号をそのレジスタ
・セットと組になる制御信号ラッチ手段に格納し、デー
タについてはレジスタ・セットの該当するレジスタに格
納する。このような制御手段による動作とは別に、次期
実行命令手段が、レジスタ・セットと制御信号ラッチ手
段との組の内、次の命令の実行に必要な制御信号及びデ
ータが整っている組を選択し、これらを実行ユニットに
与えて実行させる。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例のブロック図である。
本実施例はｎ個のプロセスＰ１〜Ｐｎを同時に走らせる
ことができるようにした場合についてのものであり、プ
ログラムやデータを記憶する記憶手段１と、データを外
部とやりとりする入出力手段２と、バス制御手段３と、
命令デコード手段４と、実効アドレス生成手段５と、プ
ロセスＰＩ〜Ｐｎに対応したｎ個の制御信号ラッチ手段
６−１〜６ｎから構成される制御信号ラッチ手段群６と
、プロセスＰＬ−Ｐｎに対応したｎ個のレジスタ・セッ
トツー１〜？−ｎから構成されるレジスタ・セット群７
と、次期実行命令選択手段８と、命令実行手段〈実行ユ
ニット〉 ９とを含んでいる。バス制御手段３はバス・
インタフェース手段３１と、命令レジスタ３２と、アク
セス要求キュー３３と、データ・アクセス手段３４とを
含んでいる。また、各レジスタ・セットツー１〜？−ｎ
はそれぞれ命令ポインタ、アキュムレータ、対応するプ
ロセスＰ１〜Ｐｎの優先順位を示す値がセントされる優
先順位レジスタ等の如き各種レジスタを含んでいる。
ことができるようにした場合についてのものであり、プ
ログラムやデータを記憶する記憶手段１と、データを外
部とやりとりする入出力手段２と、バス制御手段３と、
命令デコード手段４と、実効アドレス生成手段５と、プ
ロセスＰＩ〜Ｐｎに対応したｎ個の制御信号ラッチ手段
６−１〜６ｎから構成される制御信号ラッチ手段群６と
、プロセスＰＬ−Ｐｎに対応したｎ個のレジスタ・セッ
トツー１〜？−ｎから構成されるレジスタ・セット群７
と、次期実行命令選択手段８と、命令実行手段〈実行ユ
ニット〉 ９とを含んでいる。バス制御手段３はバス・
インタフェース手段３１と、命令レジスタ３２と、アク
セス要求キュー３３と、データ・アクセス手段３４とを
含んでいる。また、各レジスタ・セットツー１〜？−ｎ
はそれぞれ命令ポインタ、アキュムレータ、対応するプ
ロセスＰ１〜Ｐｎの優先順位を示す値がセントされる優
先順位レジスタ等の如き各種レジスタを含んでいる。
次に本実施例の動作を説明する。
先ず、各レジスタ・セットツー１〜フーｎ内の命令ポイ
ンタの値及び優先順位レジスタの値が実効アドレス生成
手段５に送られる。実効アドレス生成手段５はレジスタ
・七ソト７−１〜７−ｎから命令ポインタ、優先順位レ
ジスタの値が送られてきた場合は、送られてきた命令ポ
インタの値を実効アドレスに変換し、この値と優先順位
レジスタの値とに、それらがどのプロセスに対応するレ
ジスタ・セットから送られてきたのかを示す情報（プロ
セス情報）と、命令の読み込みを指示する情報とを付加
することにより命令アクセス要求を作成し、作威した命
令アクセス要求をアクセス要求キュー３３につなぐ。
ンタの値及び優先順位レジスタの値が実効アドレス生成
手段５に送られる。実効アドレス生成手段５はレジスタ
・七ソト７−１〜７−ｎから命令ポインタ、優先順位レ
ジスタの値が送られてきた場合は、送られてきた命令ポ
インタの値を実効アドレスに変換し、この値と優先順位
レジスタの値とに、それらがどのプロセスに対応するレ
ジスタ・セットから送られてきたのかを示す情報（プロ
セス情報）と、命令の読み込みを指示する情報とを付加
することにより命令アクセス要求を作成し、作威した命
令アクセス要求をアクセス要求キュー３３につなぐ。
バス・インタフェース手段３１はアクセス要求キュー３
３につながれたアクセス要求を優先順位に従って取り出
して実行するものであり、上記命令アクセス要求を取り
出した場合は記憶手段１から上記命令アクセス要求に含
まれている実効アドレスで指し示される命令を取り出し
、取り出した命令と、上記命令アクセス要求に含まれて
いるプロセス情報と、優先順位を示す値とを命令レジス
タ３２にセットする。
３につながれたアクセス要求を優先順位に従って取り出
して実行するものであり、上記命令アクセス要求を取り
出した場合は記憶手段１から上記命令アクセス要求に含
まれている実効アドレスで指し示される命令を取り出し
、取り出した命令と、上記命令アクセス要求に含まれて
いるプロセス情報と、優先順位を示す値とを命令レジス
タ３２にセットする。
命令デコード手段４は命令レジスタ３２にセットされた
命令をデコードして制御信号に変換し、制御信号を命令
レジスタ３２にセットされているプロセス情報と対応す
る制御信号ラッチ手段６−１に送る。また、命令デコー
ド手段４はこの時デコードした命令を実行するのに記憶
手段１或いは入出力手段２をアクセスすることが必要な
場合は、命令のオペランド部の内容、命令レジスフ３２
にセットされているプロセス情報及び優先順位を示す値
等のアクセス情報を実効アドレス生成手段５に送る。実
効アドレス生成手段５は命令デコード手段４から上記ア
クセス情報が送られてきた場合は、上記アクセス情報中
のオペランド部の内容を実効アドレスに変換し、更にデ
ータの読み込みを指示する情報を付加することによりデ
ータアクセス要求を作威し、アクセス要求キュー３３に
つなぐ。
命令をデコードして制御信号に変換し、制御信号を命令
レジスタ３２にセットされているプロセス情報と対応す
る制御信号ラッチ手段６−１に送る。また、命令デコー
ド手段４はこの時デコードした命令を実行するのに記憶
手段１或いは入出力手段２をアクセスすることが必要な
場合は、命令のオペランド部の内容、命令レジスフ３２
にセットされているプロセス情報及び優先順位を示す値
等のアクセス情報を実効アドレス生成手段５に送る。実
効アドレス生成手段５は命令デコード手段４から上記ア
クセス情報が送られてきた場合は、上記アクセス情報中
のオペランド部の内容を実効アドレスに変換し、更にデ
ータの読み込みを指示する情報を付加することによりデ
ータアクセス要求を作威し、アクセス要求キュー３３に
つなぐ。
バス・インタフェース手段３１はアクセス要求キュー３
３につながれた上記データアクセス要求を取り出した場
合は、記憶手段１或いは入出力手段２からデータアクセ
ス要求に含まれている実効アドレス対応のデータを取り
出し、このデータとデータアクセス要求に含まれている
プロセス情報とをデータ・アクセス手段３４へ送る。デ
ータ・アクセス手段３４はバス・インタフェース手段３
１から送られてきたデータを、レジスタ・セット７−１
〜？−ｎの内の上記プロセス情報によって示されるレジ
スタ・セット？−ｉにセットする。
３につながれた上記データアクセス要求を取り出した場
合は、記憶手段１或いは入出力手段２からデータアクセ
ス要求に含まれている実効アドレス対応のデータを取り
出し、このデータとデータアクセス要求に含まれている
プロセス情報とをデータ・アクセス手段３４へ送る。デ
ータ・アクセス手段３４はバス・インタフェース手段３
１から送られてきたデータを、レジスタ・セット７−１
〜？−ｎの内の上記プロセス情報によって示されるレジ
スタ・セット？−ｉにセットする。
次期実行命令選択手段８はプロセスＰｉ−Ｐｎに対応す
る制御信号ラッチ手段６−１〜６−ｎとレジスタ・セッ
ト７−１〜？−ｎとの組の内、制御信号がセントされ、
且つ命令の実行に必要なデータが既にセントされている
プロセス対応対応の制御信号ラッチ手段６−ｉとレジス
タ・セットツー１との組を選択し、選択した制御信号ラ
ッチ手段６−ｉにセットされている制御信号を命令実行
手段９に送る。命令実行手段９は次期実行命令選択手段
８から送られてきた制？Ｉｌ信号と選択されたレジスタ
・セット？−ｉの内容とに従ってプロセス対応対応の命
令を実行し、プロセス情報に対応するレジスタ・セット
？−ｉの内容に反映させる。
る制御信号ラッチ手段６−１〜６−ｎとレジスタ・セッ
ト７−１〜？−ｎとの組の内、制御信号がセントされ、
且つ命令の実行に必要なデータが既にセントされている
プロセス対応対応の制御信号ラッチ手段６−ｉとレジス
タ・セットツー１との組を選択し、選択した制御信号ラ
ッチ手段６−ｉにセットされている制御信号を命令実行
手段９に送る。命令実行手段９は次期実行命令選択手段
８から送られてきた制？Ｉｌ信号と選択されたレジスタ
・セット？−ｉの内容とに従ってプロセス対応対応の命
令を実行し、プロセス情報に対応するレジスタ・セット
？−ｉの内容に反映させる。
ここで、制御信号ラッチ手段６−１〜６−ｎとレジスタ
・セット７−１〜７−ｎとは複数組用意されているので
、制御信号がセットされ、且つ命令の実行に必要なデー
タがセントされている制御信号ラッチ手段６−ｔとレジ
スタ・セット７−ｉとの組が常に存在する可能性、即ち
実行できる命令が常時存在する可能性が高く、命令実行
手段９の使用効率を１００％近くまで上げることができ
る。
・セット７−１〜７−ｎとは複数組用意されているので
、制御信号がセットされ、且つ命令の実行に必要なデー
タがセントされている制御信号ラッチ手段６−ｔとレジ
スタ・セット７−ｉとの組が常に存在する可能性、即ち
実行できる命令が常時存在する可能性が高く、命令実行
手段９の使用効率を１００％近くまで上げることができ
る。
以上説明したように、本発明は、制御信号ラッチ手段と
レジスタ・セットとを複数用意して複数のプロセスを同
時に走らせ、各プロセス毎に非同期で命令のデコードを
行なって得た制御信号を各プロセス対応の制御信号ラッ
チ手段に格納しておくと共に命令を実行するために必要
となるデータをプロセス対応のレジスタ・セットに格納
しておき、次の命令の実行に必要な制御信号及びデータ
が制御信号ラッチ手段及びレジスタ・セットに整ったプ
ロセスを選択してその命令を実行するようにしたもので
あり、制御信号及びデータの整った組が常時存在する確
率が高いので、命令実行ユニットの使用効率を高いもの
とすることができる効果がある。また、本発明は次に実
行すべき命令のみをアクセスするようにしたものである
ので、命令の先読みを行なう従来例に比較してバスの有
効利用率を向上させることができる効果もある。
レジスタ・セットとを複数用意して複数のプロセスを同
時に走らせ、各プロセス毎に非同期で命令のデコードを
行なって得た制御信号を各プロセス対応の制御信号ラッ
チ手段に格納しておくと共に命令を実行するために必要
となるデータをプロセス対応のレジスタ・セットに格納
しておき、次の命令の実行に必要な制御信号及びデータ
が制御信号ラッチ手段及びレジスタ・セットに整ったプ
ロセスを選択してその命令を実行するようにしたもので
あり、制御信号及びデータの整った組が常時存在する確
率が高いので、命令実行ユニットの使用効率を高いもの
とすることができる効果がある。また、本発明は次に実
行すべき命令のみをアクセスするようにしたものである
ので、命令の先読みを行なう従来例に比較してバスの有
効利用率を向上させることができる効果もある。
第１図は本発明の実施例のブロック図である。
図に於いて、１・・・記憶手段、２・・・入出力手段、
３・・・バス制御手段、４・・・命令デコード手段、５
・・・実効アドレス生成手段、６・・・制御信号ラッチ
手段群、６−１〜６−ｎ・・・制御信号ラッチ手段、７
・・・レジスタ・セット群、７−１〜７−ｎ・・・レジ
スタ・セット、８・・・次期実行命令選択手段、９・・
・命令実行手段、３１・・・バス・インタフェース手段
、３２・・・命令レジスタ、３３・・・アクセス要求キ
ュー３４・・・データ・アクセス手段。
３・・・バス制御手段、４・・・命令デコード手段、５
・・・実効アドレス生成手段、６・・・制御信号ラッチ
手段群、６−１〜６−ｎ・・・制御信号ラッチ手段、７
・・・レジスタ・セット群、７−１〜７−ｎ・・・レジ
スタ・セット、８・・・次期実行命令選択手段、９・・
・命令実行手段、３１・・・バス・インタフェース手段
、３２・・・命令レジスタ、３３・・・アクセス要求キ
ュー３４・・・データ・アクセス手段。
Claims (1)
- 【特許請求の範囲】 命令やデータをバスを介して記憶装置等から読み込んで
処理する処理装置を含む計算機システムに於いて、 前記処理装置は、 各々が１つのプロセスに割り当てられる複数のレジスタ
・セットと、 該各レジスタ・セットに対応して設けられた制御信号ラ
ッチ手段と、 前記各レジスタ・セットの内容に従って各プロセスの次
に実行すべき命令及び該命令の実行に必要なデータをバ
スを介して前記記憶装置等から読み込み、命令について
はそれをデコードして得た制御信号を該当する制御信号
ラッチ手段にラッチし、データについてはレジスタ・セ
ット中の該当するレジスタに格納する制御手段と、 前記レジスタ・セットと前記制御信号ラッチ手段との組
の内、次の命令の実行に必要な制御信号及びデータが整
っている組を選択し、これらを実行ユニットに与えて実
行させる次期実行命令選択手段とを有することを特徴と
する計算機制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054389A JPH0363822A (ja) | 1989-08-02 | 1989-08-02 | 計算機制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054389A JPH0363822A (ja) | 1989-08-02 | 1989-08-02 | 計算機制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363822A true JPH0363822A (ja) | 1991-03-19 |
Family
ID=16426055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20054389A Pending JPH0363822A (ja) | 1989-08-02 | 1989-08-02 | 計算機制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363822A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855033A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | 情報処理装置 |
| US6291880B1 (en) | 1998-02-12 | 2001-09-18 | Hitachi, Ltd. | Semiconductor device including an integrally molded lead frame |
| US6522934B1 (en) | 1999-07-02 | 2003-02-18 | Fisher-Rosemount Systems, Inc. | Dynamic unit selection in a process control system |
-
1989
- 1989-08-02 JP JP20054389A patent/JPH0363822A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855033A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | 情報処理装置 |
| US6291880B1 (en) | 1998-02-12 | 2001-09-18 | Hitachi, Ltd. | Semiconductor device including an integrally molded lead frame |
| US6522934B1 (en) | 1999-07-02 | 2003-02-18 | Fisher-Rosemount Systems, Inc. | Dynamic unit selection in a process control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100879825B1 (ko) | 이질적 리소스와의 명령어 세트 아키텍처-기반 시퀀서간통신 | |
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| US4715013A (en) | Coprocessor instruction format | |
| JP2644780B2 (ja) | 処理依頼機能を持つ並列計算機 | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| JP2513024B2 (ja) | 拡張記憶アドレス制御方式 | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5021991A (en) | Coprocessor instruction format | |
| EP0525831B1 (en) | Method and apparatus for enabling a processor to coordinate with a coprocessor in the execution of an instruction which is in the intruction stream of the processor. | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| JPH03233630A (ja) | 情報処理装置 | |
| JPH0363822A (ja) | 計算機制御方式 | |
| US4994961A (en) | Coprocessor instruction format | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH04149658A (ja) | 情報処理装置 | |
| JPH07109589B2 (ja) | 命令処理方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH01255036A (ja) | マイクロプロセッサ | |
| CN114116555A (zh) | 直接存储器访问电路、操作方法及存取指令的产生方法 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPH04112338A (ja) | 計算機性能評価装置およびこの装置に用いる制御装置 |