JP2895892B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、命令のベース番号に対応したアクセスレジ
スタの内容を用いて、仮想空間アクセスを行うデータ処
理装置に関し、特に、パイプライン制御されるデータ処
理装置に関する。

〔従来技術〕

IBM社のESA/370アーキテクチャーの多重仮想空間アク
セスでは、汎用レジスタに対応したアクセスレジスタを
設け、命令のベース番号に対応したアクセスレジスタの
内容を、ある定められた規則に従い変換し、基点アドレ
スを求める。求められた基点アドレスは、論理アドレス
を実アドレスに変換する処理に用いられる。

該アクセスによる例外または主記憶変更のPER（progr
am event record;プログラム事象記録）が発生した場合
に、主記憶上に割込情報として各々、ベース番号を格納
するようになっている。この種のアーキテクチャーに関
連する特許としては、例えば特公昭60−41379号が挙げ
られる。一方、従来技術として、命令のパイプライン制
御が知られているが、この命令のパイプライン制御は、
命令処理を複数の完結した処理に分割し、各処理の結果
は次の処理に移るまでスタックに保持し、順次後続の命
令処理を行うものである。

〔発明が解決しようとする課題〕

前記アクセスレジスタの内容から基点アドレスを求め
るまでの処理を、前記従来技術のパイプライン制御によ
って行う場合、アクセスレジスタが４バイト幅、基点ア
ドレスも４バイト幅であることからパイプラインを構成
するハードウェア量を増大させるという問題があった。

また、割込情報としてのベース番号は、割込が発生し
た命令を再度、主記憶より読み出して、命令のベース番
号を取り出す事により可能であるが、割込処理の性能が
低下するという問題があった。

本発明は、前記問題点を解決するためになされたもの
である。

本発明の目的は、パイプラインを構成するハードウェ
ア量を低減し、割込情報としてのベース番号を簡単に求
めることができるデータ処理装置を提供することにあ
る。

〔課題を解決するための手段〕

前記目的を達成するために、汎用レジスタをベースレ
ジスタとして指定するベース番号を有する命令をセット
する命令レジスタと、前記汎用レジスタと対応するアク
セスレジスタとを備え、アドレス計算時に、前記アクセ
スレジスタの内容を空間IDとして、複数の仮想空間アド
レスを行い、かつ、空間IDをアクセスレジスタ変換する
ことにより、仮想空間の実アドレス変換のための基点ア
ドレスを求め、該基点アドレスを用いて実アドレス変換
を行う多重仮想空間アドレス方式のデータ処理装置であ
って、パイプライン制御により順次命令を処理するデー
タ処理装置において、前記命令レジスタにセットされた
ベース番号を前記アクセスレジスタの指定情報として保
持する第１の手段を設け、また仮想空間アクセスにおけ
るアクセス例外などによる割込が発生した時に、該仮想
空間アクセスで用いたベース番号を、割込情報として保
持する第２の手段をパイプラインに設けた。

〔作用〕

本発明により保持された命令のベース番号は、該仮想
空間アクセスが、パイプライン制御の乱れが生じた時に
再度、対応するアクセスレジスタをセレクトし、アクセ
スレジスタ変換を行うべき空間IDが求まる。これによ
り、直接４バイト幅の空間IDを保持する場合に比べ、ハ
ードウェア量を低減することが可能になる。

また、アクセス例外や主記憶変更のPERの割込により
保持されたベース番号を、割込情報として使用する事に
より、命令を再読み出しすることによりベース番号を求
める方式に比べ、処理速度を向上させることが可能にな
る。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明
する。

第１図は、本発明の一実施例の構成を示すブロック図
であり、１は命令制御部、２は命令レジスタ群、３は命
令ベース番号スタック群、４はアドレス計算器、５は論
理アドレススタック群、６はアクセスレジスタ群、７は
アクセスレジスタ変換機構、８はSTOレジスタ、９は論
理アドレス変換機構、10はバッファ記憶、11は主記憶、
12はオペランドスタック群、13は演算器である。

命令レジスタ群２には、命令A,B,C,Dが順にセットさ
れ、命令制御部１からの命令解読指示である信号線1aに
より順に命令が解読される。

最初に命令Ａが解読され、ベース番号であるフィール
ドＢの値が信号線2aに読み出され、信号線1bにより、命
令ベース番号スタック群３内のスタック０に格納され
る。これと並行して、命令Ａのオペランドアドレスが、
アドレス計算器４で計算され、信号線4aを経由して、論
理アドレススタック群５内のスタック０に格納される。
各スタック０のデータは、信号線1cによりセレクトさ
れ、信号線3a,5aに出力される。

信号線3aを経由したベース番号は、アクセスレジスタ
群６内の対応したアクセスレジスタ内に保持された、空
間IDを信号線6aに出力させる。信号線6aを経由した空間
IDは、アクセスレジスタ変換機構７に入力され、論理ア
ドレス変換に必要な基点アドレス、すなわちSTOに変換
されレジスタ８に入力される。レジスタ８内のSTOは信
号線8aを経由して、論理アドレス変換機構に入力され
る。一方、信号線5aを介したオペランドアドレスも遅延
レジスタ5bを経由して、論理アドレス変換機構に入力さ
れる。

論理アドレス変換機構９では、先に入力されたオペラ
ンドアドレスとSTOにより、実アドレスを求め、信号線9
aを介してバッファ記憶10に送出される。バッファ記憶1
0では、該実アドレスに対応したデータを検索し、バッ
ファ記憶10内に登録されていれば、該データを信号線10
aに出力する。又、バッファ記憶10内に登録されていな
い時には、信号線10bを介して、主記憶11に対し、デー
タ転送要求を発行し、バッファ記憶10内に該データを登
録する。

信号線10aに出力された該データは、信号線1dによ
り、オペランドスタック群12内のスタック０に格納され
る。更に信号線1eでセレクトされ、信号線12a、ワーク
レジスタ12bを介して、演算器13に入力され、同様にセ
ットされたワークレジスタ12cと演算される。演算結果
は、信号線13aを介して命令Ａで指定された主記憶、ま
たは図示しない汎用レジスタ等に格納され、命令Ａは終
了する。

以上の処理をパイプライン制御により、次々と命令を
実行するステージを第２図に示す。

命令レジスタ群２内の命令A,B,C,Dが１処理サイクル
ピッチにデコードされ、ベース番号とオペランドアドレ
スがスタックされる。第２図では、命令Ｂのオペランド
読み出しステージ３が遅れ、パイプラインに乱れが生じ
ている。このため後続命令である命令C,Dのアクセスレ
ジスタ変換ステージ２が各々１処理サイクル遅れる事と
なる。

しかし、アクセスレジスタ変換に必要な空間IDの格納
されたベース番号は、命令ベース番号スタックに保持さ
れているので支障なく実行可能である。以下、同様に命
令が正しく実行される。

次に、仮想空間アクセスを行った際にアクセス例外
や、主記憶変更のPERによる割込が発生した時に、該仮
想空間アクセスに用いたベース番号を求める方法につい
て説明する。

これは、第１図の破線内のハードウェアを追加する事
により実現できる。

レジスタ3bは、信号線3aに出力されるベース番号の遅
延レジスタ、スタックレジスタ群14は、オペランドスタ
ック群12に対応したベース番号がスタックされる。ま
た、レジスタ15は、演算ステージに同期したベース番号
レジスタであり、信号線1fは割込発生により、レジスタ
15の更新を抑止する制御線である。

本実施例では、アクセス例外や主記憶変更のPER割込
は演算ステージで検出されるものとする。このため、第
２図の命令Ｄによって、アクセス例外や主記憶変更のPE
Rが発生すると、演算ステージ４で割込が検出される。
この時、ワークレジスタ12b、レジスタ15には、各々オ
ペランドデータと対応するベース番号が入っている。割
込が検出された事により、後続の命令処理は中断される
と同時に、レジスタ15内のベース番号が、信号線1fによ
り保持されたままとなる。命令制御部では命令処理から
割込処理に移り、割込情報の格納を行う。

この時、レジスタ15に保持されたベース番号を用いる
事により、割込処理を行う。

〔発明の効果〕

以上、説明したように、本発明によれば、多重空間ア
クセスにおけるパイプライン制御が簡単なハープウェア
を追加することにより可能となる。

また、割込情報として、該割込の発生した多重空間ア
クセスに用いたベース番号を容易に求めることができ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図、 第２図は、パイプラインの流れを示す図である。 図中、１……命令制御部、２……命令レジスタ群、３…
…命令ベース番号スタック群、４……アドレス計算器、
５……論理アドレススタック群、６……アクセスレジス
タ群、７……アクセスレジスタ変換機構、８……STOレ
ジスタ、９……論理アドレス変換機構、10……バッファ
記憶、11……主記憶、12……オペランドスタック群、13
……演算器、14……オペランドスタック対応のベース番
号スタック、15……割込発生ベース番号レジスタ。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】汎用レジスタをベースレジスタとして指定
   するベース番号を有する命令をセットする命令レジスタ
   と、前記汎用レジスタと対応するアクセスレジスタとを
   備え、アクセス計算時に、前記アクセスレジスタの内容
   を空間IDとして、複数の仮想空間アドレスを行い、か
   つ、空間IDをアクセスレジスタ変換することにより、仮
   想空間の実アドレス変換のための基点アドレスを求め、
   該基点アドレスを用いて実アドレス変換を行う多重仮想
   空間アドレス方式のデータ処理装置であって、 パイプライン制御により順次命令を処理するデータ処理
   装置において、前記命令レジスタにセットされたベース
   番号を前記アクセスレジスタの指定情報として保持する
   第１の手段を設けたことを特徴とするデータ処理装置。
2. 【請求項２】仮想空間アクセスにおけるアクセス例外な
   どによる割込が発生した時に、該仮想空間アクセスで用
   いたベース番号を、割込情報として保持する第２の手段
   をパイプラインに設けたことを特徴とする請求項１記載
   のデータ処理装置。
3. 【請求項３】前記パイプラインは、命令をデコードする
   処理を含む第１ステージと、アクセスレジスタ変換処理
   を含む第２ステージと、オペランド読み出し処理を含む
   第３ステージと、演算、格納処理を含む第４ステージと
   から構成され、前記第１の手段は前記第１ステージに設
   けられ、前記第２の手段は前記第４ステージに設けられ
   ていることを特徴とする請求項２記載のデータ処理装
   置。
4. 【請求項４】パイプラインの乱れから、後続命令の仮想
   空間アクセスが待たされ、再度、該アクセスを行うとき
   前記第１の手段に保持されているベース番号を用いるこ
   とを特徴とする請求項１記載のデータ処理装置。