JPS5925264B2 - ベクトル命令処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明はベクトル命令処理方式に関する。

さらに詳細には、データの配列ベクトルをオペランドと
して用いる命令の処理方式に関する。ベクトル命令を処
理するデータ処理装置においてデータ配列ベクトルを効
率よくアクセスすることが重要である。

とくにデータ配列ベクトルがメモリ上連続して配列され
ている場合には、予め数個のベクトルを読み出しておく
方式が必要になる。本発明の目的はベクトル命令の処理
を高速に処理するベクトル命令処理方式を提供すること
にある。そのために、本発明の主な特徴は、ベクトル命
令により与えられるベクトルオペランドのアドレスとオ
ペランドアドレスの増分値（インクリメント値）を格納
するレジスタを有し、インクリメント値よりオペランド
が連続しているかどうかを検出し、連続の場合は専用の
ベクトルバッファを用いてオペランドをあらかじめ取り
込む制御を行なうことによりベクトル命令の演算を高速
に処理することを可能にする。

以下本発明を実施例により詳細に説明する。

第１図は本発明によるベクトル演算処理装置の一構成例
を示す。１は命令制御ユニット、２は演算ユニット、３
は記憶制御ユニット、４はメインメモリ、５はベクトル
命令制御ユニット、６は保守制御ユニットである。

いまベクトル命令以外の通常の命令語の処理の流れを簡
単に述べる。命令語はメインメモリ４に格納されている
が、命令制御ユニット１により記憶制御ユニット３を経
由して命令語が命令制御ユニット１に取り込まれる。こ
の後命令語は命令制御ユニット１によつて命令の解読（
デコード）、オペランド・アドレスの計算が行なわれ、
オペランドの読み出しと命令の演算が演算ユニット２に
よつて実行される。オペランドの読み出しは記憶制御ユ
ニット３を経由して行なわれる。本発明は、メインメモ
リ４内の大きな領域をオペランドとするベクトル命令の
処理に対して効果がある。

ベクトル命令語の処理も通常の命令語の処理と同じく、
命令制御ユニツト１によつて命令語の取り込み、命令の
解読が行なわれる。命令の解読によつてベクトル命令と
認識された場合、その後の命令の制御は本発明の中心を
なすベクトル命令制御ユニツト５によつて行なわれる。
第２図に本実施例におけるベクトル命令１０１の形式を
示す。

命令コード１０２は、ベクトル命令の場合も通常の命令
語と同様にある命令コード（本実施例ではＳＢ４″）が
与えられる。

カウント指定汎用レジスタ番号Ｒ１は汎用レジスタＧＲ
の番号を示しているが、Ｒ１で示された汎用レジスタの
内容はベクトルのイニシャルカウント１０７を表わし、
Ｒ１＋１で示された汎用レジスタの内容はベクトルの演
算長１０８を表わしている。ベクトル指令指定汎用レジ
スタ番号Ｂ２も汎用レジスタの番号を示しているが、こ
の汎用レジスタの内容のベクトル指令部分１１０とＤ２
で示されるベクトル指令データ部分が加算動作１１２で
加算されてベクトル指令コード１１１となる。このベク
トル指令コード１１１はベクトル演算の種類コード（加
算、減算、乗算、除算、内積演算など）を示す。アドレ
スベクトル指令汎用レジスタ番号Ｒ３は汎用レジスタ番
号を示しているが、この汎用レジスタの内容のアドレス
ベクトルのアドレス１０９によつてアドレスベクトル１
１４のアドレスが指示される。アドレスベクトル１１４
は本実施例では３つのオペランドベクトルテーブルアド
レスから構成される。３つとは第１オペランドベクトル
テーブルアドレス１１５、第２オペランドベクトルテー
ブルアドレス１１６、第３オペランドベクトルテーブル
アドレス１１７を示している。

これらは各オペランドのベクトルテーブルのアドレスを
示している。第２図の例では第２オペランドについて図
示しているが、第１オペランド、第３オペランドの場合
も同様である。第２オペランドベクトルテーブルアドレ
ス１１６に示されたアドレスによつて第２オペランドベ
クトルテーブル１１８が指示される。第、２オペランド
ベクトルテーブル１１８は第２オペランド先頭ベクトル
アドレス１１９と第２オペランドアドレスインクリメン
ト値１２０から構成される。第２オペランド先頭ベクト
ルアドレス１１９は第２オペランドベクトル１２１の先
頭アドレスを示している。また第２オペランドアドレス
インクリメント値１２０は第２ォペランドのベクトルの
使用ピツチを示す。たとえば本実施例では１ワード−４
バイト、アドレスはバイトアドレスを示すとすれば、も
し第２オペランドアドレスインクリメント値１２０の値
が４ならば、第２オペランドベクトルは１ワードピツチ
で使用され、また８ならば第２オペランドベクトルは２
ワードピツチで使用される。このベクトル命令の第２オ
ペランドベクトルは必ずしも先頭から使用されるとは限
らなく、各ベクトルが連続して使用されるとも限らない
ベクトル命令の第２オペランドベクトルで最初に使用さ
れるベクトルエレメントアドレスは、ベクトルイニシヤ
ルカウント１０７と第２オペランドアドレスインクリメ
ント値１２０とを乗算動作１１３で乗算した値に、第２
オペランド先頭ベクトルアドレス１１９を動作１２２で
加算したものである。

第２図の例では第２オペランドベクトル１２１のエレメ
ントは１からｎまで示されているが、最初に使用される
ベクトルエレメントはｎであることが矢印で示されてい
る。第３図に本実施例においてベクトル命令が命令制御
ユニツト１で解読される様子を示す。

命令語が命令レジスタ２０１に入つて命令の解読が開始
され、デコーダ２０２でベクトル命令であることが解読
されると、まずＢ２で示される汎用レジスタ番号がマル
チプレクサ２０３を通つて汎用レジスタ２０４の内容で
あるベクトル指令部分が読み出され、レジスタ２０６に
セツトされる。またＤ２で示される値はそのままレジス
タ２０５にセツトされ、レジスタ２０６の内容と加算器
２０７で加算されベクトル指令コードとしてレジスタ２
０８にセツトされＬ４を介してベクトル命令制御ユニツ
ト５に送られる。次にＲ３で示される汎用レジスタ番号
がマルチプレクサ２０３を通つて汎用レジスタ２０４の
内容が読み出され、アドレスベクトルのアドレスとして
レジスタ２０６にセツトされ、つづいてレジスタ２０８
にセツトされ、Ｌ４を介してベクトル命令制御ユニツト
５に送られる。

最後にＲ１およびＲ１＋１で示される汎用レジスタの内
容が、それぞれベクトルイニシャルカウント、ベクトル
演算長としてレジスタ２０６にセツトされ、レジスタ２
０８，Ｌ４を介してベクトル命令制御ユニツト５に送ら
れる。本発明の中心をなすものの１つはベクトル命令制
御ユニツト５であるが第４図に本発明の一実施例を示す
より詳細なプロツク図を示す。

命令制御ユニツト１で解読されたベクトル命令の解読情
報はＬ４を介してベクトル命伶造ｕ御ユニツト５に送ら
れ、さらに詳細な解読が行なわれる。まず命令制御ユニ
ツト１から送られる情報のうち、ベクトル指令コードは
入力レジスタ４０１を通してデコーダ４０２に送られる
。ベクトルイニシャルカウントは入力レジスタ４０１か
らベクトルカウントレジスタ４０４にセツトされる。ベ
クトル演算長も入力レジスタ４０１からベクトル演算長
レジスタ４０５にセツトする。これらはベクトルの演算
の回数をカウントし終了を制御するのに用いられる。ア
ドレスベクトルのアドレスは入力レジスタ４０１からベ
クトルアドレスレジスタ４０８にいつたんセツトされ、
アドレス加算器４１０を通り、記憶制御ユニツトインタ
フエース制御器４１２を介し、Ｌ６を介して記憶制御ユ
ニツト３に対してメモリリクエストが出される。この読
み出しデータは第２図から理解されるようにアドレスベ
クトルであり、記憶制御ユニツト３よりＬｌ３を介して
レジスタ４１５にセツトされる。このデータは第１、第
２、第３オペランドベクトルテーブルアドレスとしてベ
クトルアドレスレジスタ４０８のそれぞれにセツトされ
る。これらの値は再びアドレス加算器４０１、記憶制御
インタフエース制御器４１２，Ｌ６を介して記憶制御ユ
ニツト３に対してメモリリクエストが出される。この読
み出しデータはオペランドベクトルテーブルであり、記
憶制制ユニツト３よりＬｌ３を介してレジスタ４１５に
セツトされる。オペランドベクトルテーブルはオペラン
ド先頭ベクトルアドレスとオペランドアドレスインクリ
メント値から構成されている。このうちオペランドアド
レスインクリメント値はレジスタ４１５より演算ユニツ
トインタフエース制御器４０３に送られると共に、レジ
スタ４０１にも移され、ベクトルアドレスインクリメン
トレジスタ４０９にセツトされる。オペランド先頭ベク
トルアドレスはベクトルカウントレジスタ４０４内のベ
クトルイニシャルカウントと共に演算ユニツトインタフ
エース制御器４０３へ送られ、そこからこの３つのデー
タがＬ５を介して演算ユニツト２へ送られる。演算ユニ
ツト２の内容詳細は省略するが、衆知の汎用大型デイジ
タル計算器の演算ユニツトと同様に、加算器、シフター
、乗算器、バイト演算器、ワークレジスタなどから構成
されている。

ここでベクトル命令制御ユニツト５から送られてきたデ
ータの乗算と加算を行ない結果をＬｌ４を介してベクト
ル命令制御ユニツト５へ送る。データは入力レジスタ４
０１に入りその後ベクトルアドレスレジスタ４０８にセ
ツトされる。オペランドベクトルテーブルは第１、第２
、第３の３つがありそれぞれについて上記の動作が繰り
返えされる。アドレスインクリメントレジスタ４０９に
はオペランドベクトルアドレスのインクリメント値が第
１、第２、第３オペランドについて格納されている。こ
れらの値がレジスタにセツトされる際にアドレス連続検
出器４１１により単精度（１ワード）演算でインクリメ
ント値が４ならアドレス連続と見なし、倍精度（２ワー
ド）演算でインクリメント値が８ならアドレス連続と見
なし、第１、第２、第３オペランドのそれぞれに対しラ
ツチ４１６、ラツチ４１７、ラツチ４１８をセツトする
。第１、第２、第３オペランドアドレスはベクトルアド
レスレジスタ４０８に入つておりこれとベクトルアドレ
スインクリメントレジスタ４０９の内容を加算したもの
が記憶制御ユニツトインタフエース制御器４１２を通つ
てＬ６を介してオペランドリクエストとして記憶制御ユ
ニツト３へ送られる。記憶制御ユニツト３の内容詳細は
省略するが、汎用大型デイジタル計算機の記憶制御ユニ
ツトと同様にアドレス変換機構、高速小容量メモリ（バ
ツフアメモリ）などから構成されている。本発明の重要
な点はベクトル命令制御ユニツト５から記憶制御ユニツ
ト３に対しオペランドリクエストを出す際に、アドレス
が連続の場合即ち、ラツチ４１６〜４１８がセツトされ
ている場合はベクトルバツフア４１３，４１４を用い、
そうでないアドレスが非連続の場合はバツフアメモリを
利用する点である。たとえば第２オペランドを例にとる
と、アドレスが連続しているかどうかはラツチ４１７に
反映されている。これを用いてアトレス連続時は、メイ
ンメモリ４のデータを記憶制御ユニツト３を経由して第
１ベクトルバツフア４１３に入れ、第１ベクトルバツフ
ア４１３が満杯になるまでリクエストが続けられる。演
算ユニツト２がオペランドを必要とする時は、演算ユニ
ツト２内でラツチ４１６〜４１８をテストし、連続を示
しているときは第１ベクトルバツフア４１３に演算ユニ
ツト２から読み出し要求を出して第１ベクトルバツフア
４１３の内容が読み出され、演算ユニツトインタフエー
ス制御器４０３を通しＬ５を介して演算ユニツト２に送
られる。第４図には第１ベクトルバッフア４１３と第２
ベクトルバツフア４１４がある。これは実施例のベクト
ル命令が３オペランド形式で２オペランドがフエツチ用
に１オペランドがストア用に用いられ、このうちのフエ
ツチ用のベクトルバツフアとして２つ存在する。これら
のベクトルバツフアはオペランドデータのプリフエツチ
用に用いられ、演算に必要なとき読み出され、Ｌ５を介
して演算ユニツトに送られる。アドレスが非連続の場合
は演算ユニツト２から記憶制御ユニットインタフェース
制御器４１２に要求を出してオペランドアドレスを記憶
制御ユニツト３に送り出し、オペランドがバツフアメモ
リにある場合はバツフアメモリから．演算ユニツト２に
オペランドを送る０２ゞツファメモリにない場合はメイ
ンメモリ４からバツフアメモワに転送し、そこからオペ
ランドを演算ユニツト２に送る。なおメインメモリとバ
ツフアメモリは実質的に一つのメモリ手段としてとらえ
ることができる。ベクトルカウントレジスタ４０４には
第２図で示したベクトルイニシャルカウント１０７がセ
ツトされ、ベクトル演算長レジスタ４０５には第２図で
示したベクトル演算長１０８がセツトされる。

１つの演算が終了するごとにベクトルカウントレジスタ
４０４の内容がカウンタ４０６で＋１されベクトル演算
長レジスタ４０５の内容と比較器４０７で比較される。

比較器４０７で比較され、内容が一致した場合は演算ユ
ニツトインタフエース制御器４０３とＬ５を介して演算
ユニツトに演算の終了を制御する信号が送られる。カウ
ンタ４０６出力はベクトルカウントレジスタ４０４にセ
ツトされ、該レジスタ４０４の内容を更新する。なお、
上述の説明で命令制御ユニツトとベクトル命令制御ユニ
ツトを別個なものとして説明してきたが、本発明にとつ
て重要なことではなく、つの命令制御手段としてとらえ
てよい。以上説明したごとく本発明によれば、汎用の命
令語を処理するデータ処理装置にベクトル命令の演算を
指令するコードを解読するデコーダとベクトル演算数を
制御する装置を付加することによつてデータの配列ベク
トルをオペランドとして用いるベクトル命令の処理を行
なうことが可能になる。

また使用するオペランドが連続している場合には専用の
ベクトルバツフアを用いてプリフエツチを行ない、連続
していない場合はバツフアメモリ（もしくはメインメモ
リ）を用いることによつてオペランドのアクセスを高速
にすることが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体プロツク図、第２
図は本実施例におけるベクトル命令形式と各種レジスタ
、オペランドとの関係を示す模式図、第３図は本発明の
主要な装置の一実施例を示すプロツク図、第４図は本発
明の最も主要な装置の一実施例を示す一層詳細なプロツ
ク図である。

Claims (1)

【特許請求の範囲】
1. １ 命令語ならびにオペランドを格納したメモリ手段と
   、命令制御手段と、ベクトルバッファおよび演算手段と
   からなるデータ処理装置でベクトル命令を処理する方式
   であつて、上記命令制御手段は上記メモリ手段より命令
   語を読み出してデコードし、該命令語がベクトル命令の
   場合、ベクトル演算数の制御と、ベクトル命令から与え
   られる指令よりオペランドが連続しているかどうかを検
   出し、連続している場合には予めオペランドを上記メモ
   リ手段から上記ベクトルバッファに取り込む制御を行な
   い、上記演算手段は上記命令制御手段の制御のもとに、
   オペランドが連続している場合には上記ベクトルバッフ
   ァからオペランドを読み出し、非連続の場合は上記メモ
   リ手段からオペランドを読み出してそれぞれベクトル演
   算を行なうことを特徴とするベクトル命令処理方式。