KR920008959B1 - 가상 컴퓨터 시스템의 정보 이송 방법 - Google Patents

가상 컴퓨터 시스템의 정보 이송 방법 Download PDF

Info

Publication number
KR920008959B1
KR920008959B1 KR1019890004979A KR890004979A KR920008959B1 KR 920008959 B1 KR920008959 B1 KR 920008959B1 KR 1019890004979 A KR1019890004979 A KR 1019890004979A KR 890004979 A KR890004979 A KR 890004979A KR 920008959 B1 KR920008959 B1 KR 920008959B1
Authority
KR
South Korea
Prior art keywords
computer
virtual
logical
real
space
Prior art date
Application number
KR1019890004979A
Other languages
English (en)
Other versions
KR890016452A (ko
Inventor
야스시 요꼬야마
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Publication of KR890016452A publication Critical patent/KR890016452A/ko
Application granted granted Critical
Publication of KR920008959B1 publication Critical patent/KR920008959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

가상 컴퓨터 시스템의 정보 이송 방법
제1도는 본 발명의 실시예에 따른 정보 이송 방법을 사용한 가상 컴퓨터 시스템을 도시한 블럭 다이어그램.
제2도는 상기 실시예의 가상 컴퓨터 시스템용 정보를 이송하는 방법에 있어서 기계 명령(이송 명령)의 명령 포맷 도시도.
제3도는 실 컴퓨터 및 가상 컴퓨터에 대한 기억 공간의 할당을 도시한 블럭도.
제4도는 종래 방법에 따른 실 컴퓨터 및 가상 컴퓨터에 대한 실 기억 공간의 할당을 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
3 : 범용 레지스터 4 : 이송 명령 실행 수단
5 : 어드레스 변환 기구 6 : 실 컴퓨터 논리 공간
11 내지 13 : 가상 컴퓨터 논리 공간 101 : 실 컴퓨터 논리 공간
102 : 실 기억 공간 103 내지 105 : 가상 컴퓨터 기억 공간
본 발명은 정보 처리 장치에 있어서의 가상 컴퓨터 시스템에 관한 것으로서, 특히 실 컴퓨터 기억 공간과 가상 컴퓨터 기억 공간 간에 정보를 이송하기 위한 방법에 관한 것이다. 가상 컴퓨터 시스템은 동작 시스템에 교란을 주지 않고, 개발된 소프트웨어 시스템을 평가하기 위한 필요성을 만족시키도록 개발되어 왔다. 가상 컴퓨터 사이의 교란을 방지하기 위한 형태를 사용함으로 각각의 가상 컴퓨터에 독립적인 동작 시스템이 적재된다. 한 동작 시스템의 실패가 다른 동작 시스템에 나쁜 영향을 주지 않고 교 신뢰성을 발생되게 하며, 하드웨어 소스를 효과적으로 이용하기 위해 실 컴퓨터 내에 다른 동작 시스템을 동작되게 하는 가상 컴퓨터 시스템의 이용 분야가 확대되었다.
가상 컴퓨터 시스템은 가상 컴퓨터 모니터로 불려지는 제어 프로그램을 가지며, 가상 컴퓨터와 실 컴퓨터 사이의 자원갭을 제거하기 위해 가상 컴퓨터에서 실행되는 제어 명령을 시뮬레이트하기 위해 사용된다. 전형적인 동작 요소는 가장 컴퓨터의 기억 영역과 실 컴퓨터 기억 영역 사이의 정보를 교환하기 위한 이송 명령이다. 종래 기술에서의 이송 명령을 실행하기 위한 방법을 제4도로 설명하기로 한다. 제4도는 실 컴퓨터 기억 공간(202)과 가상 컴퓨터 기억 공간(203) 내지 (205)으로 나누어지는 실 기억 공간(201)을 도시한 것이다. 상기 타입의 컴퓨터는 가상 기억 시스템을 사용한다. 실 기억 공간(201)은 선정된 용량을 각각 가진 페이지로 분리된다. 실 기억 공간(201)은 논리 어드레스로 나타낸 페이지 번호를 기억하기 위해 논리 어드레스 및 페이지 테이블(이하 PT라 칭함)을 나타내는 세그먼트 번호를 기억하기 위한 세그먼트 테이블(이하 ST라 칭함)을 포함하는 제어 구조를 가져서 실 페이지를 억세스한다.
실 컴퓨터 BM의 논리 공간에서의 α는 ST(211) 및 PT(212)를 통해 실 페이지(213)를 나타낸다. 실 컴퓨터 VM3의 논리 공간에서의 논리 어드레스 β는 ST(221) 및 PT(222)를 통해 실 페이지(223)를 나타낸다. 종래 시스템에서, 정보는 실 컴퓨터 BM의 기억 영역(202)에서의 실 페이지(213)와 가상 컴퓨터 VM3의 기억 영역(205)에서의 실 페이지(223) 사이에서 변환되며, 실 컴퓨터 BM과 가상 컴퓨터 VM3에서의 다른 논리 공간에 대한 어드레스를 표시할 수 있는 이송 명령은 존재하지 않는다. 가상 컴퓨터(205)의 기억 공간(205)은 실 컴퓨터 기억 공간(202)의 확장으로 가정되며, 실 컴퓨터 BM의 논리 공간에 할당된다. 가상 컴퓨터 VM3의 논리 공간의 논리 어드레스 β는 가상 컴퓨터 VM3의 기억 공간(225)에서의 제어 구조를 통해 실 페이지(223)를 나타낸다. 동시에, 실 페이지(223)는 ST(211) 및 PT(214)를 통해 논리 어드레스 δ로 할당된다. 가상 컴퓨터 VM의 논리 어드레스 β는 실 컴퓨터 BM의 논리 어드레스 δ로 할당된다. 가상 컴퓨터 기억 영역(205)이 실 컴퓨터 기억 공간(202)으로 할당된 후, 실 페이지(213) 및 (223)는 실 컴퓨터 BM의 논리 공간에서의 논리 어드레스 α 및 δ로 억세스되어 정보를 이송한다.
종래의 가상 컴퓨터 시스템에서의 상기 정보 이송 방법에 있어서, 정보 이송을 행하는 가상 컴퓨터의 논리 공간에서의 논리 어드레스가 실 컴퓨터의 논리 공간의 논리 어드레스로 변환된 후, 존재하는 이송 명령이 행해진다. 소프트웨어 실행 시간은 오버헤드 손실로 된다. 또, 논리 공간의 일부는 가상 컴퓨터 공간에 할당되어야 하므로, 실 컴퓨터 논리 공간은 컴퓨터 메모리 공간으로 할당된 영역에 의해 제한된다. 따라서, 실제로, 실 컴퓨터의 논리 공간은 바람직하지 않게 감소된다.
본 발명의 목적은 가상 컴퓨터 시스템용 정보를 이송하기 위한 방법을 제공하는 것이며, 여기서, 가상 컴퓨터 기억 공간은 실 컴퓨터의 논리 공간에 할당될 필요가 없으며, 실 컴퓨터와 가상 컴퓨터의 논리 공간사이에서 정보가 이송되는 동안에, 종래의 오버헤드 손실은 감소될 수 있다. 본 발명의 또 다른 목적은 가상 컴퓨터 시스템용 정보를 이송하는 방법을 제공하는 것이며, 여기서, 실 컴퓨터의 논리 공간은 최대로 이용될 수 있다. 본 발명의 상기 목적을 성취하기 위해, 실 컴퓨터에서 복수의 가상 컴퓨터를 동작시킬 수 있는 가상 컴퓨터 시스템용 정보를 이송하는 방법이 제공되며, 상기 방법은 가상 컴퓨터를 지정하기 위한 가상 컴퓨터 번호, 가상 컴퓨터의 논리 공간의 어드레스, 실 컴퓨터의 논리 공간의 논리 어드레스, 이송 용량을 지정하며, 지정된 가상 컴퓨터의 논리 공간의 논리 어드레스로부터, 실 컴퓨터의 논리 공간의 논리 어드레스까지의 지정된 이송 용량의 정보 전달을 기계 명령이 행하게 한다.
본 발명의 방법의 개념에 따르면, 지정 수단은 가상 컴퓨터를 지정하기 위한 가상 컴퓨터 번호, 가상 컴퓨터의 논리 공간의 논리 어드레스 및 이송 용량을 지정한다. 지정 수단에 의해 지정된 가상 컴퓨터의 논리 공간의 논리 어드레스로부터, 지정 수단에 의해 역시 지정된 실 컴퓨터의 논리 공간의 논리 어드레스까지 지정 수단에 의해 지정된 용량을 가진 정보를 기계 명령이 이송한다. 본 발명의 또 다른 개념의 방법에 따르면, 지정 수단은 가상 컴퓨터를 지정하기 위한 가상 컴퓨터 번호, 가상 컴퓨터의 논리 공간의 논리 어드레스 및 이송 용량을 지정한다. 지정 수단에 의해 지정된 실 컴퓨터의 논리 공간의 논리 어드레스로부터 지정 수단에 의해 역시 지정되는 가상 컴퓨터의 논리 공간이 논리 어드레스까지, 지정 수단에 의해 지정된 용량을 가진 정보를 기계 명령이 이송한다. 이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
제1도는 본 발명의 실시예에 따른 정보를 이송하는 방법을 사용한 가상 컴퓨터 시스템을 도시한 것이다. 가상 컴퓨터 시스템은 실 컴퓨터 BM, 실 컴퓨터 BM에 의해 동작되는 가상 컴퓨터 모니터 VMM, 가상 컴퓨터 모니터 VMM 상에서 실현되는 복수(상기 실시예에서 3개)의 가상 컴퓨터 VM1, VM2 및 VM3와, 가상 컴퓨터를 지정하기 위해 가상 컴퓨터 번호를 지정하기 위한 지정 수단으로 사용되는 가상 레지스터(3)와, 가상 컴퓨터의 논리 공간의 논리 어드레스와, 실 컴퓨터 BM의 논리 공간의 논리 어드레스와, 이송 용량과, 이송 명령 실행 기구(4)와, 논리 어드레스를 실 어드레스로 변경시키기 위한 변환 기구(5)를 포함한다. 참조 번호(6)는 실 컴퓨터 논리 공간을 (11)내지 (13)은 가상 컴퓨터 논리 공간을, (101)은 실 기억 공간을, (102)는 실 컴퓨터 기억 공간을, (103) 내지 (105)는 가상 컴퓨터 메모리 공간을 나타낸다.
제2도는 상기 실시예의 방법에 있어서, 실 컴퓨터 BM의 논리 공간(6)과 가상 컴퓨터 VM1 내지 VM3의 논리 공간(11) 내지 (13) 사이의 정보를 이송시키기 위한 기계 명령(이송 명령)의 포맷을 도시한 것이다. OPCO 및 C필드는 기계 명령의 명령 코드 및 명령 보조 코드를 나타낸다. DIR필드는 실 컴퓨터의 논리 공간으로부터 가상 컴퓨터 VM1 내지 VM3의 어떤 논리 공간으로의 정보 이송을 나타내는 이송 방향 정보를 나타낸다. GR1, GR2 및 GR3필드는 가상 레지스터 번호를 나타낸다. 특히, GR1 및 GR1＋1 가상 레지스터는 가상 컴퓨터 번호 및 가상 컴퓨터의 논리공간의 논리 어드레스를 각각 나타낸다. GR2 가상 레지스터는 실 컴퓨터 BM의 논리 공간(6)의 논리 어드레스를 기억한다. GR3 가상 레지스터는 이송 용량을 기억한다. 상기 실시예의 가상 컴퓨터 시스템의 정보를 이송하는 방법에 대해 설명한다.
제3도에 있어서, 실 메모리 공간(101)은 4개의 공간으로 나누어진다. 즉, 실 컴퓨터 메모리 공간(102) 및 3개의 가상 컴퓨터 공간(103) 내지 (105)으로 나누어진다. 분리된 각각의 메모리 영역은 설정된 용량을 각각 가진 페이지로 다시 나누어진다. 실 페이지는 ST 및 PT를 포함하는 제어 구조를 통해 논리 어드레스로 나타내는 세그먼트 및 페이지 번호에 의해 억세스된다. 예로서, 실 컴퓨터 BM의 논리 공간(6)의 논리 어드레스 α는 실 페이지(113)를 나타낸다. 가상 컴퓨터 VM3의 논리 공간(13)의 논리 어드레스 β는 ST(121) 및 PT(122)를 통해 실 페이지(123)를 나타낸다. 가상 컴퓨터 기억 공간(103) 내지 (105)은 실 컴퓨터 BM의 논리 공간(6,제어 구조)에서 한정되지 않는다. 가상 컴퓨터 기억 공간(103) 내지 (105) 영역의 모든 억세스 동작은 가상 컴퓨터 번호 및 가상 컴퓨터 VM1 내지 VM3의 논리 공간(11) 내지 (13)의 논리 어드레스로 표시되어야 한다.
기계 명령이 가상 컴퓨터 모니터 VMM에 의해 실행될 때, 실 페이지(113)는 ST(111) 및 PT(112)를 통해서 GR2 레지스터로 표시되는 논리 어드레스 α로 억세스된다. 실 페이지(123)는 GR1레지스터 및 GR1＋1레지스터로 나타낸 가상 컴퓨터 VM3로 표시된 논리 어드레스 β에 의해 ST(121) 및 PT(112)를 통해 억세스된다. 따라서, 정보 이송은 DIR필드로 표시된 방향으로 실 페이지(113) 및 (123) 사이에서 실행된다. 특히, 제1도에 도시된 바와 같이, 가상 컴퓨터 VM3의 가상 컴퓨터 번호, 가상 컴퓨터 VM3의 논리 공간(13)의 논리 어드레스, 실 컴퓨터 BM의 논리 공간(6)의 논리 어드레스 및 이송 용량은 가상 레지스터(3)에서 세트된다. 만약 이송 명령이 가상 컴퓨터 모니터 VMM에 의해 실행되면, 실 컴퓨터 BM에서의 이송 명령 실행 수단(4)은 가상 레지스터(3)에 관련되어 가상 컴퓨터 VM3을 특정지운다. 가상 컴퓨터 VM3의 논리 공간(13)의 논리 어드레스는 어드레스 변환 기구(5)에 의해 가상 컴퓨터 기억 공간(105)의 대응 실 어드레스로 변환된다. 실 컴퓨터 BM의 논리 공간(6)의 논리 어드레스는 어드레스 변환기구(5)에 의해 실 컴퓨터 기억 공간(102)의 실 어드레스로 변환된다. 따라서, 실 페이지(113) 및 (123)이 특징지워지며, 이송 명령 실행 수단(4)은 기계 명령의 DIR필드에 의해 표시된 방향으로 지정된 이송 용량의 정보를 이송한다.
기계 명령은 가상 컴퓨터와 가상 컴퓨터 번호, 가상 컴퓨터의 논리 공간의 논리 어드레스, 실 컴퓨터의 논리 공간의 논리 어드레스 및 이송 용량을 지정하기 위한 수단만을 포함한다. 기계 명령의 포맷은 제2도에 도시된 것에 한정되지 않는다.
상술한 본 발명에 따르면, 가상 컴퓨터 시스템에 있어서, 이송 명령은 실 컴퓨터의 논리 공간의 논리 어드레스에 의해 한 이송 대상물을 지정하며, 가상 컴퓨터의 논리 공간의 논리 어드레스에 의해 다른 이송 대상물을 지정하기 위해 사용된다. 가상 컴퓨터 기억 공간은 실 컴퓨터의 논리 공간에 할당될 필요는 없다. 따라서, 소프트웨어 논리 어드레스 변환에 의해 야기되는 오버헤드 손실은 실 컴퓨터와 가상 컴퓨터의 논리 공간 사이의 정보를 이송하기 위해 감소될 수 있다. 추가로 실 컴퓨터의 논리 공간은 최대로 사용될 수 있다.

Claims (2)

  1. 실 컴퓨터 상에 복수의 가상 컴퓨터를 동작시킬 수 있는 가상 컴퓨터 시스템용 정보를 이송하는 방법에 있어서, 가상 컴퓨터 번호와, 상기 가상 컴퓨터의 논리 공간의 논리 어드레스와, 실 컴퓨터의 논리 공간의 논리 어드레스 및, 이송 용량을 지정하는 단계와, 기계 명령이 상기 지정된 가상 컴퓨터의 논리 공간의 논리 어드레스부터 실 컴퓨터의 논리 공간의 논리 어드레스로의 지정된 이송 용량의 정보 이송을 이행시키는 단계를 구비하는 것을 특징으로 하는 가상 컴퓨터 시스템의 정보 이송 방법.
  2. 실 컴퓨터 상에 복수의 가상 컴퓨터를 동작시킬 수 있는 가상 컴퓨터 시스템용 정보를 이송하는 방법에 있어서, 가상 컴퓨터를 지정하기 위한 가상 컴퓨터 번호와, 상기 가상 컴퓨터의 논리 공간의 논리 어드레스와, 실 컴퓨터의 논리 공간의 논리 어드레스 및 이송 명령을 지정하는 단계와, 기계 명령이 실 컴퓨터의 논리 공간의 논리 어드레스로부터 지정된 가상 컴퓨터의 논리 공간의 논리 어드레스 지정된 이송 용량의 정보 이송을 이행시키는 단계를 구비하는 것을 특징으로 하는 가상 컴퓨터 시스템의 정보 이송 방법.
KR1019890004979A 1988-04-15 1989-04-15 가상 컴퓨터 시스템의 정보 이송 방법 KR920008959B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-92767 1988-04-15
JP88-92767 1988-04-15
JP63092767A JPH01263836A (ja) 1988-04-15 1988-04-15 仮想計算機システムの情報移送方式

Publications (2)

Publication Number Publication Date
KR890016452A KR890016452A (ko) 1989-11-29
KR920008959B1 true KR920008959B1 (ko) 1992-10-12

Family

ID=14063574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004979A KR920008959B1 (ko) 1988-04-15 1989-04-15 가상 컴퓨터 시스템의 정보 이송 방법

Country Status (4)

Country Link
JP (1) JPH01263836A (ko)
KR (1) KR920008959B1 (ko)
CN (1) CN1021088C (ko)
AU (1) AU607322B2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7318141B2 (en) * 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
JP4257783B2 (ja) * 2003-10-23 2009-04-22 株式会社日立製作所 論理分割可能な記憶装置及び記憶装置システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140566A (ja) * 1983-01-31 1984-08-11 Nec Corp 情報処理装置
JPS59140565A (ja) * 1983-01-31 1984-08-11 Nec Corp 情報処理装置

Also Published As

Publication number Publication date
JPH01263836A (ja) 1989-10-20
KR890016452A (ko) 1989-11-29
AU607322B2 (en) 1991-02-28
AU3278889A (en) 1989-10-19
CN1021088C (zh) 1993-06-02
CN1037418A (zh) 1989-11-22

Similar Documents

Publication Publication Date Title
US4347565A (en) Address control system for software simulation
US4742450A (en) Method to share copy on write segment for mapped files
US4459661A (en) Channel address control system for a virtual machine system
US4215400A (en) Disk address controller
EP0116591B1 (en) Multiprocessor system for handling interprocessor calls
US5339417A (en) Computer system with two levels of guests
US5584042A (en) Dynamic I/O data address relocation facility
JPH0425579B2 (ko)
JP2826028B2 (ja) 分散メモリ型プロセッサシステム
US5615327A (en) Apparatus and method for controlling the initiating of a synchronization protocol for synchronizing a plurality of processors in a multi-processor system
US5341484A (en) Virtual machine system having an extended storage
US5459872A (en) Software control of hardware interruptions
US5369750A (en) Method and apparatus for configuring multiple absolute address spaces
US5179691A (en) N-byte stack-oriented CPU using a byte-selecting control for enhancing a dual-operation with an M-byte instruction word user program where M<N<2M
KR920008959B1 (ko) 가상 컴퓨터 시스템의 정보 이송 방법
JPH0192856A (ja) アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法
JPS6261132A (ja) デ−タ転送命令制御方式
Barr et al. A research-oriented dynamic microprocessor
JPH0548500B2 (ko)
JPH04149658A (ja) 情報処理装置
US3454932A (en) Data processing system employing indirect addressing apparatus
JP2612173B2 (ja) 仮想計算機
JPH0193831A (ja) 仮想計算機のオペランドアクセス制御方式
JPH0721766B2 (ja) Ｆｏｒｔｒａｎ入出力制御処理装置
JPH0754469B2 (ja) 仮想計算機システムのための入出力命令実行装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee