JPS6350903B2 - - Google Patents
Info
- Publication number
- JPS6350903B2 JPS6350903B2 JP56200913A JP20091381A JPS6350903B2 JP S6350903 B2 JPS6350903 B2 JP S6350903B2 JP 56200913 A JP56200913 A JP 56200913A JP 20091381 A JP20091381 A JP 20091381A JP S6350903 B2 JPS6350903 B2 JP S6350903B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- processing
- program
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御装置内のメモリに格納した
伝送制御プログラムにより複数回線のデータ送受
信を時分割で制御する通信制御装置に関し、特に
１回線のプログラム連続実行の時間制限に関す
る。
伝送制御プログラムにより複数回線のデータ送受
信を時分割で制御する通信制御装置に関し、特に
１回線のプログラム連続実行の時間制限に関す
る。
従来のこの種装置は、第１図に示すように、複
数の回線L1〜Loにそれぞれ接続された回線アダ
プタLA1〜LAoで、回線からの受信ビツトを文字
に組立て、あるいは回線への送信文字をビツト直
列に分解する。各回線アダプタは、１文字の組立
または分解が完了すると処理要求を演算処理回路
CPCに出す。演算処理回路CPCは、最高優先順
位の回線の処理要求を受付け、メモリMEMから
該当回線の回線制御ワードLCWを読み込み伝送
制御プログラムTCPを実行して送受信データの
伝送制御を行う。メモリMEMは、各回線に対応
する回線制御ワードLCW1〜LCWoおよび各回線
に共用される伝送制御プログラムTCPを格納し
ている。処理結果等の情報は、転送制御回路IF
を介して情報処理装置CPUと演算処理回路CPC
およびメモリMEMとの間で転送される。
数の回線L1〜Loにそれぞれ接続された回線アダ
プタLA1〜LAoで、回線からの受信ビツトを文字
に組立て、あるいは回線への送信文字をビツト直
列に分解する。各回線アダプタは、１文字の組立
または分解が完了すると処理要求を演算処理回路
CPCに出す。演算処理回路CPCは、最高優先順
位の回線の処理要求を受付け、メモリMEMから
該当回線の回線制御ワードLCWを読み込み伝送
制御プログラムTCPを実行して送受信データの
伝送制御を行う。メモリMEMは、各回線に対応
する回線制御ワードLCW1〜LCWoおよび各回線
に共用される伝送制御プログラムTCPを格納し
ている。処理結果等の情報は、転送制御回路IF
を介して情報処理装置CPUと演算処理回路CPC
およびメモリMEMとの間で転送される。
上述の従来の装置は、回線アダプタLAからの
処理要求が発生すると、演算処理回路CPCは処
理要求している回線番号を調べ、その時最高優先
順位にある回線制御ワードLCWを取り出して伝
送制御プログラムTCPの実行を開始する。そし
て、例えば回線Lkの処理を行なう場合は、第２
図のプログラム実行状態図に示すように、伝送制
御プログラムTCPのプログラムステツプk1から
実行を開始し、ステツプkoまでの全ステツプを実
行して該処理要求に関する全ての処理を完了す
る。ステツプkoの実行が終了すると、該回線の回
線制御ワードLCWを更新した後、新たな処理要
求を受付ける。次に、このとき最高優先順位にあ
る回路Llの要求を前述と同様にプログラムステツ
プl1から実行を開始し、最終ステツプloまで連続
実行する。回線Lnに対しても同様である。
処理要求が発生すると、演算処理回路CPCは処
理要求している回線番号を調べ、その時最高優先
順位にある回線制御ワードLCWを取り出して伝
送制御プログラムTCPの実行を開始する。そし
て、例えば回線Lkの処理を行なう場合は、第２
図のプログラム実行状態図に示すように、伝送制
御プログラムTCPのプログラムステツプk1から
実行を開始し、ステツプkoまでの全ステツプを実
行して該処理要求に関する全ての処理を完了す
る。ステツプkoの実行が終了すると、該回線の回
線制御ワードLCWを更新した後、新たな処理要
求を受付ける。次に、このとき最高優先順位にあ
る回路Llの要求を前述と同様にプログラムステツ
プl1から実行を開始し、最終ステツプloまで連続
実行する。回線Lnに対しても同様である。
上述の処理は、１回線の処理時間は、当該回線
の走行ステツプ数に影響される。一般に高速回線
は処理が単純であつて走行ステツプ数が少なく、
低速回線は処理が複雑であつて走行ステツプ数が
多い。従つて、上述の従来装置では、低速回線と
高速回線を混在して収容した場合に、低速回線の
処理時間が多くなり、高速回線の処理が遅延さ
れ、また誤りを生ずるという欠点がある。これを
回避するために、低速回線の伝送制御プログラム
を作成するときソフト的にプログラムの連続実行
数を制限することも可能であるがプログラム作成
が複雑となる。また、低速回線と高速回線を別々
の通信制御装置に収容する場合はシステムのハー
ドウエア量が増大するという欠点がある。
の走行ステツプ数に影響される。一般に高速回線
は処理が単純であつて走行ステツプ数が少なく、
低速回線は処理が複雑であつて走行ステツプ数が
多い。従つて、上述の従来装置では、低速回線と
高速回線を混在して収容した場合に、低速回線の
処理時間が多くなり、高速回線の処理が遅延さ
れ、また誤りを生ずるという欠点がある。これを
回避するために、低速回線の伝送制御プログラム
を作成するときソフト的にプログラムの連続実行
数を制限することも可能であるがプログラム作成
が複雑となる。また、低速回線と高速回線を別々
の通信制御装置に収容する場合はシステムのハー
ドウエア量が増大するという欠点がある。
本発明の目的は、上述の従来の欠点を解決する
もので、異種通信速度の混在収容が可能であり、
ハードウエア量が少なく、伝送制御プログラム作
成の負担を軽減する。通信制御装置を提供するこ
とにある。
もので、異種通信速度の混在収容が可能であり、
ハードウエア量が少なく、伝送制御プログラム作
成の負担を軽減する。通信制御装置を提供するこ
とにある。
本発明の制御装置は、回線制御ワードおよび伝
送制御プログラムを格納するメモリと、複数の回
線アダプタからの処理要求を優先順位に従つて受
付け該当回線の処理プログラムを前記メモリから
読み出して実行しデータの送受信制御を行なう演
算処理回路とを備えた通信制御装置において、ク
ロツク計数回路を備えて、前記回線制御ワードに
はクロツク信号計数規定値領域を設け、１つの回
線のプログラム実行時間が前記クロツク信号計数
規定値を越えたときは該回線の処理を一時中断し
てそのときの最高優先順位の回線からの処理要求
の処理を実行することを特徴とする。
送制御プログラムを格納するメモリと、複数の回
線アダプタからの処理要求を優先順位に従つて受
付け該当回線の処理プログラムを前記メモリから
読み出して実行しデータの送受信制御を行なう演
算処理回路とを備えた通信制御装置において、ク
ロツク計数回路を備えて、前記回線制御ワードに
はクロツク信号計数規定値領域を設け、１つの回
線のプログラム実行時間が前記クロツク信号計数
規定値を越えたときは該回線の処理を一時中断し
てそのときの最高優先順位の回線からの処理要求
の処理を実行することを特徴とする。
次に、本発明実施例について、図面を参照して
詳細に説明する。
詳細に説明する。
第３図は、本発明の一実施例を示すブロツク図
である。すなわち、複数の回線L1〜Loをそれぞ
れ回線アダプタLA1〜LAoに接続する。各回線ア
ダプタは、回路処理回路CPCに接続され、最高
優先順位の回線の処理要求が処理される。メモリ
MEMは回線対応の回線制御ワードLCW1〜
LCWoおよび伝送制御プログラムTCPを格納する
メモリであるが、各回線制御ワードLCWは、ク
ロツク計数規定領域TM、回線状態領域STS、情
報処理装置CPUからのコマンド領域CMD等を含
む。上記クロツク計数規定値領域TMには、転送
制御回路IFを経由して情報処理装置CPUから任
意の他が設定できる。そして、各回線の伝送制御
プログラムTCPの連続走行時間を上記設定値に
よつて制限する。この設定値はあらかじめ定める
かまたは任意に変更することも可能である。クロ
ツク計数回路TCTは、演算処理回路CPCが読み
込んだ該当回線の回線制御ワードLCW中の前記
計数規定値領域TMの内容によつて初期設定さ
れ、該当回線の処理プログラムが実行中クロツク
パルスCLKによつて減算され、減算結果が“０”
になつたときタイムアウト信号TMOを出力して
演算処理回路CPCに送る。転送制御回路IFは、
演算処理回路CPCおよびメモリMEMと情報処理
装置CPU間の情報転送を制御する。演算処理回
路CPCは、回線アダプタLA1〜LAoからの処理要
求を監視しており、処理要求している回線の中で
最高優先順位にある回線の回線制御ワードLCW
を選択し、その内容を内蔵するレジスタに読出し
た後、該LCWのクロツク信号計数規定値をクロ
ツク計数回路TCTに設定する。そして、伝送制
御プログラムTCPの所要のステツプからプログ
ラムの実行を開始し、１ステツプを実行するごと
にクロツク計数回路TCTからのタイムアウト信
号TMOをチエツクし、タイムアウトが発生して
いないときは次のステツプを実行する。タイムア
ウト信号TMOが発生しているときは、該回線の
回線制御ワードLCWを演算処理回路CPC内のレ
ジスタの内容によつて更新した後、該プログラム
の実行を中断し、再び回線アダプタLAからの処
理要求の監視に戻る。タイムアウト以前に最終プ
ログラムステツプが終了したときは、その時点で
処理要求の監視に戻ることは勿論である。そし
て、処理要求の最高優先順位の回線の回線制御ワ
ードLCWを読み込んで上記同様な処理を行う。
前記中断されたプログラムは、該回線が最高優先
順位になつた時点で中断後のステツプから引き続
いて実行されることになる。
である。すなわち、複数の回線L1〜Loをそれぞ
れ回線アダプタLA1〜LAoに接続する。各回線ア
ダプタは、回路処理回路CPCに接続され、最高
優先順位の回線の処理要求が処理される。メモリ
MEMは回線対応の回線制御ワードLCW1〜
LCWoおよび伝送制御プログラムTCPを格納する
メモリであるが、各回線制御ワードLCWは、ク
ロツク計数規定領域TM、回線状態領域STS、情
報処理装置CPUからのコマンド領域CMD等を含
む。上記クロツク計数規定値領域TMには、転送
制御回路IFを経由して情報処理装置CPUから任
意の他が設定できる。そして、各回線の伝送制御
プログラムTCPの連続走行時間を上記設定値に
よつて制限する。この設定値はあらかじめ定める
かまたは任意に変更することも可能である。クロ
ツク計数回路TCTは、演算処理回路CPCが読み
込んだ該当回線の回線制御ワードLCW中の前記
計数規定値領域TMの内容によつて初期設定さ
れ、該当回線の処理プログラムが実行中クロツク
パルスCLKによつて減算され、減算結果が“０”
になつたときタイムアウト信号TMOを出力して
演算処理回路CPCに送る。転送制御回路IFは、
演算処理回路CPCおよびメモリMEMと情報処理
装置CPU間の情報転送を制御する。演算処理回
路CPCは、回線アダプタLA1〜LAoからの処理要
求を監視しており、処理要求している回線の中で
最高優先順位にある回線の回線制御ワードLCW
を選択し、その内容を内蔵するレジスタに読出し
た後、該LCWのクロツク信号計数規定値をクロ
ツク計数回路TCTに設定する。そして、伝送制
御プログラムTCPの所要のステツプからプログ
ラムの実行を開始し、１ステツプを実行するごと
にクロツク計数回路TCTからのタイムアウト信
号TMOをチエツクし、タイムアウトが発生して
いないときは次のステツプを実行する。タイムア
ウト信号TMOが発生しているときは、該回線の
回線制御ワードLCWを演算処理回路CPC内のレ
ジスタの内容によつて更新した後、該プログラム
の実行を中断し、再び回線アダプタLAからの処
理要求の監視に戻る。タイムアウト以前に最終プ
ログラムステツプが終了したときは、その時点で
処理要求の監視に戻ることは勿論である。そし
て、処理要求の最高優先順位の回線の回線制御ワ
ードLCWを読み込んで上記同様な処理を行う。
前記中断されたプログラムは、該回線が最高優先
順位になつた時点で中断後のステツプから引き続
いて実行されることになる。
第４図は、本実施例による伝送制御プログラム
の実行の一例を示す。すなわち、回線Lkの処理
要求により伝送制御プログラムがステツプk1から
順次kHまで実行された時点でクロツク信号計数回
路のタイムアウト信号TMOを検出し、回線Lkの
プログラム実行をステツプkHで中断し、回線アダ
プタからの処理要求監視に戻り、この時高位優先
順位の回線Llの処理要求を検出し、回線Llの伝送
制御プログラムをステツプl1から順次実行し、タ
イムアウト発生前に最終ステツプloを実行して処
理要求監視に戻る。この時の最高優先順位の処理
要求が回線Lkであるため再び回線Lkの伝送制御
プログラムがステツプkH+1から順次実行されてス
テツプkoまで実行される。その後回線Lnの伝送
制御プログラムをステツプm1からmyまで実行し
たときタイムアウトTMOが発生し、回線Lnのプ
ログラム実行は一旦中断される。しかし、このと
きの処理要求中回線Lnが最高優先順位であつた
ため、回線Lnのプログラムをステツプmy+1から
引続いて実行し、最終ステツプmoまで実行して
いる。すなわち、タイムアウトの都度プログラム
の実行を中断して要求監視に戻りその時の最高優
先順位の回線からの処理要求を実行するため、１
つの回線のプログラムステツプ数が多くて実行に
長時間を要する場合でも高い優先順位の回線処理
が不当に遅れることがない。
の実行の一例を示す。すなわち、回線Lkの処理
要求により伝送制御プログラムがステツプk1から
順次kHまで実行された時点でクロツク信号計数回
路のタイムアウト信号TMOを検出し、回線Lkの
プログラム実行をステツプkHで中断し、回線アダ
プタからの処理要求監視に戻り、この時高位優先
順位の回線Llの処理要求を検出し、回線Llの伝送
制御プログラムをステツプl1から順次実行し、タ
イムアウト発生前に最終ステツプloを実行して処
理要求監視に戻る。この時の最高優先順位の処理
要求が回線Lkであるため再び回線Lkの伝送制御
プログラムがステツプkH+1から順次実行されてス
テツプkoまで実行される。その後回線Lnの伝送
制御プログラムをステツプm1からmyまで実行し
たときタイムアウトTMOが発生し、回線Lnのプ
ログラム実行は一旦中断される。しかし、このと
きの処理要求中回線Lnが最高優先順位であつた
ため、回線Lnのプログラムをステツプmy+1から
引続いて実行し、最終ステツプmoまで実行して
いる。すなわち、タイムアウトの都度プログラム
の実行を中断して要求監視に戻りその時の最高優
先順位の回線からの処理要求を実行するため、１
つの回線のプログラムステツプ数が多くて実行に
長時間を要する場合でも高い優先順位の回線処理
が不当に遅れることがない。
以上のように、本発明においては、１回線が連
続して占有できるデータ処理時間を制限して、該
制限時間内に実行が終了しないときは中断して最
高優先順位の処理要求を実行するように構成した
から、異種通信速度の回線を混在収容可能であ
る。同様に、伝送制御手順の異なる回線を混在収
容することもできる。従つて、制御装置を回線種
別ごとに分割して設ける必要がなく、実装上の融
通性に富み、ハードウエア量が少なくてすむ効果
がある。また、上記処理時間の制限はハード的に
行われるため、伝送制御プログラム作成の負担を
軽減することができる。
続して占有できるデータ処理時間を制限して、該
制限時間内に実行が終了しないときは中断して最
高優先順位の処理要求を実行するように構成した
から、異種通信速度の回線を混在収容可能であ
る。同様に、伝送制御手順の異なる回線を混在収
容することもできる。従つて、制御装置を回線種
別ごとに分割して設ける必要がなく、実装上の融
通性に富み、ハードウエア量が少なくてすむ効果
がある。また、上記処理時間の制限はハード的に
行われるため、伝送制御プログラム作成の負担を
軽減することができる。
第１図は従来のプログラム制御形の通信制御装
置の一例を示すブロツク図、第２図は上記従来例
によるプログラム実行制御例を示すプログラム実
行状態図、第３図は本発明の一実施例を示すブロ
ツク図、第４図は上記実施例によるプログラム実
行制御例を示すプログラム実行状態図である。 図において、L1〜Lo……回線、LA1〜LAo……
回線アダプタ、CPC……演算処理回路、MEM…
…メモリ、IF……転送制御回路、CPU……情報
処理装置、LCW1〜LCWo……回線制御ワード、
TCP……回線制御プログラム、STS……回線状
態領域、TM……クロツク信号計数規定値領域、
CMD……コマンド領域。
置の一例を示すブロツク図、第２図は上記従来例
によるプログラム実行制御例を示すプログラム実
行状態図、第３図は本発明の一実施例を示すブロ
ツク図、第４図は上記実施例によるプログラム実
行制御例を示すプログラム実行状態図である。 図において、L1〜Lo……回線、LA1〜LAo……
回線アダプタ、CPC……演算処理回路、MEM…
…メモリ、IF……転送制御回路、CPU……情報
処理装置、LCW1〜LCWo……回線制御ワード、
TCP……回線制御プログラム、STS……回線状
態領域、TM……クロツク信号計数規定値領域、
CMD……コマンド領域。
Claims (1)
- 【特許請求の範囲】 １ 回線制御ワードおよび伝送制御プログラムを
格納するメモリと、複数の回線アダプタからの処
理要求を優先順位に従つて受付け該当回線の処理
プログラムを前記メモリから読み出して実行しデ
ータの送受信制御を行なう演算処理回路とを備え
た通信制御装置において、 クロツク計数回路を備えて、 前記回線制御ワードにはクロツク信号計数規定
値領域を設け、 １つの回線のプログラム実行時間が前記クロツ
ク信号計数規定値を越えたときは該回線の処理を
一時中断してそのときの最高優先順位の回線から
の処理要求の処理を実行する制御手段を備えた ことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200913A JPS58103253A (ja) | 1981-12-15 | 1981-12-15 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200913A JPS58103253A (ja) | 1981-12-15 | 1981-12-15 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103253A JPS58103253A (ja) | 1983-06-20 |
| JPS6350903B2 true JPS6350903B2 (ja) | 1988-10-12 |
Family
ID=16432351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200913A Granted JPS58103253A (ja) | 1981-12-15 | 1981-12-15 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342806U (ja) * | 1989-08-31 | 1991-04-23 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296842A (ja) * | 1985-06-25 | 1986-12-27 | Fujitsu Ltd | 回線制御方式 |
-
1981
- 1981-12-15 JP JP56200913A patent/JPS58103253A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342806U (ja) * | 1989-08-31 | 1991-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103253A (ja) | 1983-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| US4797815A (en) | Interleaved synchronous bus access protocol for a shared memory multi-processor system | |
| JPH0550022B2 (ja) | ||
| KR920008448B1 (ko) | 데이터 프로세서 | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| JPS6350903B2 (ja) | ||
| JPS634219B2 (ja) | ||
| JPH07104845B2 (ja) | 並列処理装置 | |
| JPS633351B2 (ja) | ||
| KR0161003B1 (ko) | 복수로보트의 동시제어방법 | |
| JPS6342547A (ja) | 回線制御装置 | |
| JP2537815B2 (ja) | デ−タ転送装置 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH0448306B2 (ja) | ||
| JPH05120206A (ja) | Ｄｍａコントローラ | |
| JP2961542B2 (ja) | データ処理システム | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JP2586157B2 (ja) | システム制御装置 | |
| JPH0218622A (ja) | 数値演算プロセッサ | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム | |
| JPH04313137A (ja) | 並列処理方法 | |
| JPS6234269A (ja) | 割込み制御方式 | |
| JPS5963837A (ja) | 信号伝送システム | |
| JPS6160161A (ja) | マルチプロセツサシステム |