JP2537815B2 - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JP2537815B2 JP2537815B2 JP24247886A JP24247886A JP2537815B2 JP 2537815 B2 JP2537815 B2 JP 2537815B2 JP 24247886 A JP24247886 A JP 24247886A JP 24247886 A JP24247886 A JP 24247886A JP 2537815 B2 JP2537815 B2 JP 2537815B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- counter
- dma
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はデータ転送装置に関し、特にメモリ上に連続
して置かれているデータ群の転送をCPUの直接の操作に
よらないで行なう装置、いわゆるDMA（Direct Memory A
ccess）コントローラの構成に関するものである。
して置かれているデータ群の転送をCPUの直接の操作に
よらないで行なう装置、いわゆるDMA（Direct Memory A
ccess）コントローラの構成に関するものである。
従来の技術 バスを共有しないマルチプロセッサシステムにおける
プロセッサ間データ転送や、非同期的に動作するバス上
の操器へのデータ転送などを行なう場合、通常、DMAコ
ントローラが用いられる。このようなデータ転送におい
ては、プロセッサにおいて転送データの生成にかかわる
タスクが終了した後、DMAコントローラを転送元（通常
プロセッサ）からの命令で起動し、転送先からの要求に
従ってDMA転送を行なう方法がとられる。一方、このよ
うなデータ転送を特に高速に行ないたい場合、すなわち
プロセッサにおいて実行されているタスクが転送データ
を生成すると同時に転送可能な状態にしたい場合があ
る。マルチプロセッサにおけるプロセッサ間のパイプラ
イン処理を高速に行ないたい場合や、プロセッサアレイ
におけるプロセッサ間のデータ交換などがこれらの例で
ある。このような例においては、転送すべきデータのア
ドレスの範囲のどこまでが新しいデータに置換されてい
るかを確認するのが難しいという理由から単純にDMAコ
ントローラを使用することはできない。
プロセッサ間データ転送や、非同期的に動作するバス上
の操器へのデータ転送などを行なう場合、通常、DMAコ
ントローラが用いられる。このようなデータ転送におい
ては、プロセッサにおいて転送データの生成にかかわる
タスクが終了した後、DMAコントローラを転送元（通常
プロセッサ）からの命令で起動し、転送先からの要求に
従ってDMA転送を行なう方法がとられる。一方、このよ
うなデータ転送を特に高速に行ないたい場合、すなわち
プロセッサにおいて実行されているタスクが転送データ
を生成すると同時に転送可能な状態にしたい場合があ
る。マルチプロセッサにおけるプロセッサ間のパイプラ
イン処理を高速に行ないたい場合や、プロセッサアレイ
におけるプロセッサ間のデータ交換などがこれらの例で
ある。このような例においては、転送すべきデータのア
ドレスの範囲のどこまでが新しいデータに置換されてい
るかを確認するのが難しいという理由から単純にDMAコ
ントローラを使用することはできない。
非同期に動作する機器に対してデータを生成すると同
時に転送可能な状態にする方法は２つに大別される。第
１の方法は、転送先の機器とバスとの間にFIFO（First
−In,First−Out）メモリを配置し、これを介してデー
タ転送を行うものである。この場合、プロセッサはメモ
リとFIFOメモリの両方にストア動作を行う。第２の方法
は、プロセッサとDMAコントローラとの間にレジスタを
含む特殊な制御回路（ハードウェア化したセマフォ）を
設けるものである。制御回路とプロセッサはデータ転送
に際してレジスタの値を書き換え、制御回路はこのレジ
スタの値によってDMAコントローラの起動と停止を行な
う。しかしながら、第１の方法においては転送データ量
に相応する容量のFIFOメモリを用意する必要がある。ま
た第２の方法においてはDMAコントローラを制御する複
雑なハードウェアを付加する必要がある。
時に転送可能な状態にする方法は２つに大別される。第
１の方法は、転送先の機器とバスとの間にFIFO（First
−In,First−Out）メモリを配置し、これを介してデー
タ転送を行うものである。この場合、プロセッサはメモ
リとFIFOメモリの両方にストア動作を行う。第２の方法
は、プロセッサとDMAコントローラとの間にレジスタを
含む特殊な制御回路（ハードウェア化したセマフォ）を
設けるものである。制御回路とプロセッサはデータ転送
に際してレジスタの値を書き換え、制御回路はこのレジ
スタの値によってDMAコントローラの起動と停止を行な
う。しかしながら、第１の方法においては転送データ量
に相応する容量のFIFOメモリを用意する必要がある。ま
た第２の方法においてはDMAコントローラを制御する複
雑なハードウェアを付加する必要がある。
発明が解決しようとする問題点 上述したように、データの生成に応じてかかるデータ
の転送を行なうためには、FIFOメモリもしくは、DMAコ
ントローラとその制御回路が必要であった。
の転送を行なうためには、FIFOメモリもしくは、DMAコ
ントローラとその制御回路が必要であった。
本発明はこのような不都合に鑑みてなされたもので簡
易なハードウェアをDMAコントローラに付加することに
よって生成データを即時に転送可能にすることを目的と
している。
易なハードウェアをDMAコントローラに付加することに
よって生成データを即時に転送可能にすることを目的と
している。
問題点を解決するための手段 本発明は上記問題点を解決するため、DMAコントロー
ラ内に転送データの生成に先だって所定値に設定される
カウンタを設け、データ生成によって加算を、データ転
送によって減算を各々演算することによって転送可能な
データ数を計数し、このデータ数が所定値より大きい場
合は転送先の要求に従ってデータをDMA転送し、所定値
の場合にはDMA転送を禁止させるように制御するもので
ある。
ラ内に転送データの生成に先だって所定値に設定される
カウンタを設け、データ生成によって加算を、データ転
送によって減算を各々演算することによって転送可能な
データ数を計数し、このデータ数が所定値より大きい場
合は転送先の要求に従ってデータをDMA転送し、所定値
の場合にはDMA転送を禁止させるように制御するもので
ある。
作用 本発明は上記した構成により、転送可能なデータ数が
常にカウンタに指示されているため、プロセッサがこの
カウンタの値を更新することによって容易に転送可能な
データ数を更新することができ、またDMAコントローラ
がこのカウンタを更新することによって容易に転送可能
なデータ数を更新することができる。
常にカウンタに指示されているため、プロセッサがこの
カウンタの値を更新することによって容易に転送可能な
データ数を更新することができ、またDMAコントローラ
がこのカウンタを更新することによって容易に転送可能
なデータ数を更新することができる。
実 施 例 第１図は本発明のデータ転送装置の一実施例を示すブ
ロック図である。第１図において、20はデータ転送装
置、21はプロセッサ、22はメモリ、23はデータの転送対
象となる装置であり１はアップダウンカウンタ（以下U/
Dカウンタと略す）、２はU/2カウンタのゼロ検出回路、
３はDMA転送装置である。DMA転送装置３は、転送制御回
路４、アドレスカウンタ５、ワード数カウンタ６、命令
レジスタ７等から構成される。U/Dカウンタ１はメモリ2
2上にあってプロセッサによって生成され転送可能な状
態にあるデータの内でまだDMA転送されていないデータ
を示すものであり、転送データのプロセッサ21での生成
開始に先だってリセットされ、１個の転送データの生成
によって＋１加算が行なわれ、１個のDMA転送の実行に
よって−１加算が行なわれる。アドレスカウンタ５はDM
A転送を行なうメモリ上のアドレスを示すカウンタで、
転送開始に先だって転送データ領域の先頭アドレスが設
定され、１ワード転送を行なう毎に次のアドレスに更新
される。ワード数カウンタ６はDMA転送を行なうデータ
数を計数するカウンタであって、転送開始に先だって転
送ワード数が設定され、１データをDMA転送する毎にカ
ウントダウンされる。転送制御回路４はDMA転送の制御
行ない、1DMA転送毎にアドレスカウンタ５を＋１加算
し、ワード数カウンタ６及びU/Dカウンタを−１加算す
る。DMA転送の終了はワード数カウンタ６がゼロになる
ことによって検知される。転送要求信号線９上の信号
は、プロセッサ21から出力され、バス10がデータ転送装
置20によって使用可能であり、バスの使用によってDMA
転送を行うことを促す信号である。また、転送レディ信
号線８上の信号は、プロセッサ21がDMA転送にかかわる
データを新たに生成したことを示す信号線である。U/D
カウンタ１はプロセッサ21からの転送レディ信号線８上
の信号によって＋１加算される。この転送レディ信号
は、プロセッサが転送データを生成しこれをメモリに格
納する毎に出力されるパルス信号である。DMA転送装置
３への転送要求は、転送要求信号線９上の信号によって
行なわれ、１転送要求によってメモリ22から装置23へ１
データが転送される。ゼロ検出回路２の出力は転送制御
回路４に送られ、この値が真の間はDMA転送動作は禁止
され、転送要求は保留される。一方、この値が偽の間は
転送要求に応じてDMA転送動作が起動される。U/Dカウン
タ１の内容は、命令レジスタに格納される命令によって
クリアされる。
ロック図である。第１図において、20はデータ転送装
置、21はプロセッサ、22はメモリ、23はデータの転送対
象となる装置であり１はアップダウンカウンタ（以下U/
Dカウンタと略す）、２はU/2カウンタのゼロ検出回路、
３はDMA転送装置である。DMA転送装置３は、転送制御回
路４、アドレスカウンタ５、ワード数カウンタ６、命令
レジスタ７等から構成される。U/Dカウンタ１はメモリ2
2上にあってプロセッサによって生成され転送可能な状
態にあるデータの内でまだDMA転送されていないデータ
を示すものであり、転送データのプロセッサ21での生成
開始に先だってリセットされ、１個の転送データの生成
によって＋１加算が行なわれ、１個のDMA転送の実行に
よって−１加算が行なわれる。アドレスカウンタ５はDM
A転送を行なうメモリ上のアドレスを示すカウンタで、
転送開始に先だって転送データ領域の先頭アドレスが設
定され、１ワード転送を行なう毎に次のアドレスに更新
される。ワード数カウンタ６はDMA転送を行なうデータ
数を計数するカウンタであって、転送開始に先だって転
送ワード数が設定され、１データをDMA転送する毎にカ
ウントダウンされる。転送制御回路４はDMA転送の制御
行ない、1DMA転送毎にアドレスカウンタ５を＋１加算
し、ワード数カウンタ６及びU/Dカウンタを−１加算す
る。DMA転送の終了はワード数カウンタ６がゼロになる
ことによって検知される。転送要求信号線９上の信号
は、プロセッサ21から出力され、バス10がデータ転送装
置20によって使用可能であり、バスの使用によってDMA
転送を行うことを促す信号である。また、転送レディ信
号線８上の信号は、プロセッサ21がDMA転送にかかわる
データを新たに生成したことを示す信号線である。U/D
カウンタ１はプロセッサ21からの転送レディ信号線８上
の信号によって＋１加算される。この転送レディ信号
は、プロセッサが転送データを生成しこれをメモリに格
納する毎に出力されるパルス信号である。DMA転送装置
３への転送要求は、転送要求信号線９上の信号によって
行なわれ、１転送要求によってメモリ22から装置23へ１
データが転送される。ゼロ検出回路２の出力は転送制御
回路４に送られ、この値が真の間はDMA転送動作は禁止
され、転送要求は保留される。一方、この値が偽の間は
転送要求に応じてDMA転送動作が起動される。U/Dカウン
タ１の内容は、命令レジスタに格納される命令によって
クリアされる。
第１図に示したデータ転送装置の動作を第２図と共に
説明する。第２図は、第１図に示したデータ転送装置に
おける入力信号とカウンタの内容を時間の経過と共に示
した図であり、11,12は各々転送レディ信号線８及び転
送要求信号線９上の信号を、13〜15は各々、U/Dカウン
タ１、アドレスカウンタ５、ワード数カウンタ６の内容
を示したものである。プロセッサ21がメモリ22上に転送
データを生成し、このデータをデータ転送装置20によっ
て転送先装置23へDMA転送する場合、プロセッサ21は転
送データの生成処理に先だってアップダウンカウンタ１
のゼロクリア、転送パラメータの設定（アドレスカウン
タ５、ワード数カウンタ６、命令レジスタ７の設定）を
行なう。プロセッサ21は転送データを生成しこれをメモ
リに格納する毎に転送レディ信号線８にパルスを送出
し、アップダウンカウンタ１の加算を行なう。一方、DM
A転送装置３はバス10のマスタが出力する転送要求信号
９によってバス使用権を確認すると、アドレスカウンタ
５の示すアドレスに対してDMA転送を行ない、この後、
アドレスカウンタ５の更新とワード数カウンタ６及びア
ップダウンカウンタ１の減算を行なう。
説明する。第２図は、第１図に示したデータ転送装置に
おける入力信号とカウンタの内容を時間の経過と共に示
した図であり、11,12は各々転送レディ信号線８及び転
送要求信号線９上の信号を、13〜15は各々、U/Dカウン
タ１、アドレスカウンタ５、ワード数カウンタ６の内容
を示したものである。プロセッサ21がメモリ22上に転送
データを生成し、このデータをデータ転送装置20によっ
て転送先装置23へDMA転送する場合、プロセッサ21は転
送データの生成処理に先だってアップダウンカウンタ１
のゼロクリア、転送パラメータの設定（アドレスカウン
タ５、ワード数カウンタ６、命令レジスタ７の設定）を
行なう。プロセッサ21は転送データを生成しこれをメモ
リに格納する毎に転送レディ信号線８にパルスを送出
し、アップダウンカウンタ１の加算を行なう。一方、DM
A転送装置３はバス10のマスタが出力する転送要求信号
９によってバス使用権を確認すると、アドレスカウンタ
５の示すアドレスに対してDMA転送を行ない、この後、
アドレスカウンタ５の更新とワード数カウンタ６及びア
ップダウンカウンタ１の減算を行なう。
更に具体的に説明すると、時刻T0においてU/Dカウン
タ１、アドレスカウンタ５、ワード数カウンタ６の値が
各々C0（＞０）、A0、W0（＞２）であるとする。時刻T1
においてプロセッサにおいて転送可能なデータが生成さ
れ転送レディ信号が送出されるとU/Dカウンタ１の値は
＋１加算が行われて（C0＋１）になる。さらに時刻T2に
おいて転送レディ信号が送出されると、U/Dカウンタ１
の値は（C0＋２）に更新され、DMA転送可能なデータ数
が（C0＋２）個であることを示すようになる。時刻T3に
おいて、プロセッサ21から転送要求が送出されると、DM
A転送装置は１データのDMA転送を行なうと同時にアドレ
スカウンタ５を＋１加算し、ワード数カウンタ６及びU/
Dカウンタ１を−１加算する。時刻T4に入力される転送
要求に対しても同様な処理を行ない各々のカウンタの値
はC0,（A0＋２），（W0−２）となる。U/Dカウンタの値
C0は、この時点でのDMA転送可能なデータ数がC0個であ
ることを示している。
タ１、アドレスカウンタ５、ワード数カウンタ６の値が
各々C0（＞０）、A0、W0（＞２）であるとする。時刻T1
においてプロセッサにおいて転送可能なデータが生成さ
れ転送レディ信号が送出されるとU/Dカウンタ１の値は
＋１加算が行われて（C0＋１）になる。さらに時刻T2に
おいて転送レディ信号が送出されると、U/Dカウンタ１
の値は（C0＋２）に更新され、DMA転送可能なデータ数
が（C0＋２）個であることを示すようになる。時刻T3に
おいて、プロセッサ21から転送要求が送出されると、DM
A転送装置は１データのDMA転送を行なうと同時にアドレ
スカウンタ５を＋１加算し、ワード数カウンタ６及びU/
Dカウンタ１を−１加算する。時刻T4に入力される転送
要求に対しても同様な処理を行ない各々のカウンタの値
はC0,（A0＋２），（W0−２）となる。U/Dカウンタの値
C0は、この時点でのDMA転送可能なデータ数がC0個であ
ることを示している。
時刻T5,T6はU/Dカウンタの内容が０の場合の動作を示
している。すなわち、時刻T5における各々のカウンタの
値が0,A1,W1であり、時刻T6において転送要求が入力さ
れたとすると、ゼロ検出回路２からの信号によって転送
制御回路４はDMA動作の起動を行なわず、転送要求は保
留される。
している。すなわち、時刻T5における各々のカウンタの
値が0,A1,W1であり、時刻T6において転送要求が入力さ
れたとすると、ゼロ検出回路２からの信号によって転送
制御回路４はDMA動作の起動を行なわず、転送要求は保
留される。
このように、アップダウンカウンタ１はプロセッサ21
によって生成済みの転送可能なデータ数を示している。
従って新たに転送要求信号９によってバス使用権を得た
場合、アップダウンカウンタ１がゼロの場合、すなわち
転送可能なデータがない場合にはアドレスカウンタ５に
よって示されたデータのDMA転送は行うことができな
い。一方、アップダウンカウンタ１がゼロでない場合、
すなわちアップダウンカウンタ１に示された数だけ転送
可能なデータがある場合にはアドレスカウンタ５によっ
て示されたデータ数のDMA転送が可能になる。
によって生成済みの転送可能なデータ数を示している。
従って新たに転送要求信号９によってバス使用権を得た
場合、アップダウンカウンタ１がゼロの場合、すなわち
転送可能なデータがない場合にはアドレスカウンタ５に
よって示されたデータのDMA転送は行うことができな
い。一方、アップダウンカウンタ１がゼロでない場合、
すなわちアップダウンカウンタ１に示された数だけ転送
可能なデータがある場合にはアドレスカウンタ５によっ
て示されたデータ数のDMA転送が可能になる。
発明の効果 以上述べてきたように、本発明によれば、FIFOメモリ
等を用いずに、比較的簡単な回路を従来のDMAコントロ
ーラに組み合せる構成で特定のデータ列を転送可能な状
態にすることができる。換言すれば、従来のDMAコント
ローラに若干のハードウェアを付加することによって、
データ転送先機器にFIFOメモリを付加したような状態を
エミュレートすることができる。
等を用いずに、比較的簡単な回路を従来のDMAコントロ
ーラに組み合せる構成で特定のデータ列を転送可能な状
態にすることができる。換言すれば、従来のDMAコント
ローラに若干のハードウェアを付加することによって、
データ転送先機器にFIFOメモリを付加したような状態を
エミュレートすることができる。
第１図は本発明の一実施例におけるデータ転送装置のブ
ロック図、第２図は同データ転送装置の動作を説明する
ためのタイミング図である。 １……アップダウンカウンタ、２……アップダウンカウ
ンタのゼロ検出回路、３……DMA転送装置、４……転送
制御回路。
ロック図、第２図は同データ転送装置の動作を説明する
ためのタイミング図である。 １……アップダウンカウンタ、２……アップダウンカウ
ンタのゼロ検出回路、３……DMA転送装置、４……転送
制御回路。
Claims (2)
- 【請求項１】転送データの生成に先だって所定値に設定
され、外部から印加されDMA転送可能なデータの生成数
に応じた信号によって加算されるアップダウンカウンタ
と、上記アップダウンカウンタの内容が上記所定値であ
るかを検出する検出回路と、DMA転送装置とを備え、上
記DMA転送装置は生成された転送データの転送元のアド
レスを示すアドレスカウンタと、残転送データ数を示す
ワード数カウンタと、転送制御回路を含み、上記転送制
御回路は、上記検出回路の出力を監視し、該出力が真の
時データ転送を停止し、該出力が偽の時上記アドレスカ
ウンタの示すデータの転送を行うと同時に上記アップダ
ウンカウンタの減算及び上記アドレスカウンタの更新、
ワード数カウンタの減算を行うように構成したデータ転
送装置。 - 【請求項２】上記所定値がゼロであり、上記検出回路が
ゼロ検出回路であることを特徴とした特許請求の範囲第
１項記載のデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24247886A JP2537815B2 (ja) | 1986-10-13 | 1986-10-13 | デ−タ転送装置 |
| US07/460,267 US5109501A (en) | 1986-10-13 | 1990-01-02 | Data transfer apparatus having a transferable data counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24247886A JP2537815B2 (ja) | 1986-10-13 | 1986-10-13 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395555A JPS6395555A (ja) | 1988-04-26 |
| JP2537815B2 true JP2537815B2 (ja) | 1996-09-25 |
Family
ID=17089682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24247886A Expired - Lifetime JP2537815B2 (ja) | 1986-10-13 | 1986-10-13 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537815B2 (ja) |
-
1986
- 1986-10-13 JP JP24247886A patent/JP2537815B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6395555A (ja) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| JPH0268632A (ja) | 割込み制御装置 | |
| US4371926A (en) | Input/output information indication system | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JP2537815B2 (ja) | デ−タ転送装置 | |
| JP2537814B2 (ja) | デ−タ転送装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS6074174A (ja) | メモリ・アクセス方式 | |
| JP3067408B2 (ja) | メモリアクセス制御装置の診断方式 | |
| JPS6367702B2 (ja) | ||
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2961542B2 (ja) | データ処理システム | |
| JPS6350903B2 (ja) | ||
| JPH0991172A (ja) | メモリ制御状態監視装置 | |
| JPH0114616B2 (ja) | ||
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JP2528394B2 (ja) | 演算制御装置 | |
| JPH079469Y2 (ja) | 通信制御回路 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS5816366A (ja) | プロセツサ間通信方式 | |
| JPS6334653A (ja) | 情報処理装置のメモリアクセス方式 |