JPS5816366A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS5816366A JPS5816366A JP11554481A JP11554481A JPS5816366A JP S5816366 A JPS5816366 A JP S5816366A JP 11554481 A JP11554481 A JP 11554481A JP 11554481 A JP11554481 A JP 11554481A JP S5816366 A JPS5816366 A JP S5816366A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- processing request
- response
- identification code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数のプロセッサ間で処理の依頼およびそれ
に対する応答を行なう場合の通信方式（二関するもので
ある。
に対する応答を行なう場合の通信方式（二関するもので
ある。
従来、複数のプロセッサ間で通信を行なう場合、処理を
依頼されたプロセッサが、メモリのあらかじめ定められ
たエリアに処理に対する応答（レスポンス）を格納して
おき、処理終了を割り込みで処理依頼プロセッサに通知
し、割り込みの発生したプロセッサはソフトウェアの割
り込み処理プログラムでメモリに他プロセツサが格納し
たレスポンスを解析し、その解析結果対応に用意されＣ
いるプログラムを実行するという方式を採っていた。
依頼されたプロセッサが、メモリのあらかじめ定められ
たエリアに処理に対する応答（レスポンス）を格納して
おき、処理終了を割り込みで処理依頼プロセッサに通知
し、割り込みの発生したプロセッサはソフトウェアの割
り込み処理プログラムでメモリに他プロセツサが格納し
たレスポンスを解析し、その解析結果対応に用意されＣ
いるプログラムを実行するという方式を採っていた。
このため、処理依頼の応答解析を目的とした割り込み処
理プログラムを用意する必要があり、解析結果に対応す
るプログラムを実行するまでに多くのプロセッサ時間を
必要とし、さらに同一の他プロセツサ（二対して複数の
処理を依頼した場合、どの依頼に対する応答であるか識
別することが困難である等の欠点があった。
理プログラムを用意する必要があり、解析結果に対応す
るプログラムを実行するまでに多くのプロセッサ時間を
必要とし、さらに同一の他プロセツサ（二対して複数の
処理を依頼した場合、どの依頼に対する応答であるか識
別することが困難である等の欠点があった。
本発明は上記従来の欠点を除去するため、処理依頼元プ
ロセラ゛すが処理依頼時にコマンドとプロセッサ番号お
よび処理依頼コードを処理依頼先プロセッサ（二送信し
、これに対して処理依頼先プロセッサは、処理終了時に
該処理に対するレスポンスと処理依頼コードと割り込み
信号を処理依頼元プロセッサに返送し、処理を依頼した
プロセッサでは、該割り込み発生時に次に実行すべき命
令のアドレスとして上記レスポンスと処理依頼コードを
使用するようにして、プロセッサ間の通信の高速化、複
数処理の多重化を可能にしたもので、以下、図面（一つ
いて詳細に説明する。
ロセラ゛すが処理依頼時にコマンドとプロセッサ番号お
よび処理依頼コードを処理依頼先プロセッサ（二送信し
、これに対して処理依頼先プロセッサは、処理終了時に
該処理に対するレスポンスと処理依頼コードと割り込み
信号を処理依頼元プロセッサに返送し、処理を依頼した
プロセッサでは、該割り込み発生時に次に実行すべき命
令のアドレスとして上記レスポンスと処理依頼コードを
使用するようにして、プロセッサ間の通信の高速化、複
数処理の多重化を可能にしたもので、以下、図面（一つ
いて詳細に説明する。
図は本発明の一実施例のブロック図である。図において
、１および２はプロセッサ、釘は各プロセッサが共用す
るメモリを示す。３はプロセッサ１の処理依頼送信部で
、プロセッサ番号送信部１１、コマンド送信レジスタ１
２、処理依頼識別コード送信レジスタ１３よりなる。４
はプロセッサ２の処理依頼送信部で、上記３と同様の構
成をとるものでアル。５はプロセッサ２の処理依頼受信
部で、プロセッサ番号受信レジスタ１４、コマンド受信
レジスタ１５、処理依頼識別コード受信レジスタ１６よ
りなる。６はプロセッサ１の処理依頼受信部で、上記５
と同様の構成をとる。７はプロセッサ２のレスポンス送
信部で、プロセッサ番号送信部１７、レスポンス送信レ
ジスタ１８、処理依頼識別コード送信レジスタ１９より
なる。８はプロセッサ１のレスポンス送信部で、上記７
と同様の構成をとる。９はプロセッサ１のレスポンス受
信部で、プロセッサ番号受信部ｍ５レスポンス受信レジ
スタ２１、処理依頼識別コード受信レジスタｎよりなる
。同様に、１０はプロセッサ２のレスポンス受信部であ
る。
、１および２はプロセッサ、釘は各プロセッサが共用す
るメモリを示す。３はプロセッサ１の処理依頼送信部で
、プロセッサ番号送信部１１、コマンド送信レジスタ１
２、処理依頼識別コード送信レジスタ１３よりなる。４
はプロセッサ２の処理依頼送信部で、上記３と同様の構
成をとるものでアル。５はプロセッサ２の処理依頼受信
部で、プロセッサ番号受信レジスタ１４、コマンド受信
レジスタ１５、処理依頼識別コード受信レジスタ１６よ
りなる。６はプロセッサ１の処理依頼受信部で、上記５
と同様の構成をとる。７はプロセッサ２のレスポンス送
信部で、プロセッサ番号送信部１７、レスポンス送信レ
ジスタ１８、処理依頼識別コード送信レジスタ１９より
なる。８はプロセッサ１のレスポンス送信部で、上記７
と同様の構成をとる。９はプロセッサ１のレスポンス受
信部で、プロセッサ番号受信部ｍ５レスポンス受信レジ
スタ２１、処理依頼識別コード受信レジスタｎよりなる
。同様に、１０はプロセッサ２のレスポンス受信部であ
る。
プロセッサ１の処理依頼送信部３とプロセッサ２の処理
依頼受信部５は処理依頼信号線１００で結ばれ、プロセ
ッサ２のレスポンス送信部７とプロセッサ１のレスポン
ス受信部９は処理応答信号線１０２で結ばれている。同
様に、プロセッサ２の処理依頼送信部４とプロセッサ１
の処理依頼受信部６、プロセッサ１のレスポンス送信部
８とプロセッサ２のレスポンス受信部１０は処理依頼信
号線１０１、処理応答信号線１０３で結ばれている。
依頼受信部５は処理依頼信号線１００で結ばれ、プロセ
ッサ２のレスポンス送信部７とプロセッサ１のレスポン
ス受信部９は処理応答信号線１０２で結ばれている。同
様に、プロセッサ２の処理依頼送信部４とプロセッサ１
の処理依頼受信部６、プロセッサ１のレスポンス送信部
８とプロセッサ２のレスポンス受信部１０は処理依頼信
号線１０１、処理応答信号線１０３で結ばれている。
プロセッサ１内の、乙は次に実行する命令アドレスを保
持するレジスタ（Ｉ Ａ Ｒ） 、 ２４はＩＡＲ乙の
アドレス更新回路、５はＩ Ａ Ｒ２３の入カバソファ
、加は回出カバソファであり、１０５ 、１０６ 。
持するレジスタ（Ｉ Ａ Ｒ） 、 ２４はＩＡＲ乙の
アドレス更新回路、５はＩ Ａ Ｒ２３の入カバソファ
、加は回出カバソファであり、１０５ 、１０６ 。
１０７．１０８はＩＡＲ２３の入力信号線、１０９ 、
１１０は同出力信号線である。プロセッサ２も同様の構
成をとるものである。メモリｎ内の、路は割り込み発生
時にＩＡＲの内容を退避する旧命令アドレス格納エリア
であり、四はＩＡＲ，ロロードするアドレスを保、持す
る新命令アドレス格納エリアである。１１１ 、 １１
２はプロセッサ１．２とメモリｎの間のバスを示す。
１１０は同出力信号線である。プロセッサ２も同様の構
成をとるものである。メモリｎ内の、路は割り込み発生
時にＩＡＲの内容を退避する旧命令アドレス格納エリア
であり、四はＩＡＲ，ロロードするアドレスを保、持す
る新命令アドレス格納エリアである。１１１ 、 １１
２はプロセッサ１．２とメモリｎの間のバスを示す。
こ＼で、プロセッサ番号送信部１１．１７には、各々プ
ロセッサ１，２のシステム内で一意的に定まるプロセッ
サ番号がジャンノ（線等（二より固定的に設定されてい
るものとする。以下、プロセッサ１がプロセッサ２に処
理依頼を行なう場合Ｃ二ついて説明する。
ロセッサ１，２のシステム内で一意的に定まるプロセッ
サ番号がジャンノ（線等（二より固定的に設定されてい
るものとする。以下、プロセッサ１がプロセッサ２に処
理依頼を行なう場合Ｃ二ついて説明する。
プロセッサ１は、プロセッサ２に処理依頼を行なう命令
を実行すると、その指示内容をコマン・ド送信レジスタ
１２に設定すると＼も（＝、プロセッサ１でどのＣＰＵ
に何のコマンドを発行したかをソフトウェアで管理する
ための識別コードを処理依頼識別コード送信レジス°り
１３に設定し、プロセッサ２に信号線１００を介して、
レジスタ１１ 、１２．１３の自プロセッサ番号、コマ
ンド、処理依頼識別コードを送信する。プロセッサ２は
、プロセッサ１が送信したプロセッサ番号、コマンド、
処理依頼識別コードを各データ対応の受信レジスタ１４
、１５゜１６にラッチした後、該レジスタ１４．１５
．１６の内容をメモリ２７Ｃ：退避すると＼もに、コマ
ンドの解釈を行ない、依頼された処理を行なう。なお、
処理依頼受信部５は、本実施例では１個であるが、プロ
セッサが複数の場合、各プロセッサ対応（＝設けてもよ
いし、１個を共用してもよい。また、レジスタ１４，１
５．１６は各々複数のレジスタより構成し、スタン゛り
構造としてもよい。レジスタ１４．１５．１６の内容を
メモリへ格納すると、プロセッサ２は別の処理を受付け
ることができる。
を実行すると、その指示内容をコマン・ド送信レジスタ
１２に設定すると＼も（＝、プロセッサ１でどのＣＰＵ
に何のコマンドを発行したかをソフトウェアで管理する
ための識別コードを処理依頼識別コード送信レジス°り
１３に設定し、プロセッサ２に信号線１００を介して、
レジスタ１１ 、１２．１３の自プロセッサ番号、コマ
ンド、処理依頼識別コードを送信する。プロセッサ２は
、プロセッサ１が送信したプロセッサ番号、コマンド、
処理依頼識別コードを各データ対応の受信レジスタ１４
、１５゜１６にラッチした後、該レジスタ１４．１５
．１６の内容をメモリ２７Ｃ：退避すると＼もに、コマ
ンドの解釈を行ない、依頼された処理を行なう。なお、
処理依頼受信部５は、本実施例では１個であるが、プロ
セッサが複数の場合、各プロセッサ対応（＝設けてもよ
いし、１個を共用してもよい。また、レジスタ１４，１
５．１６は各々複数のレジスタより構成し、スタン゛り
構造としてもよい。レジスタ１４．１５．１６の内容を
メモリへ格納すると、プロセッサ２は別の処理を受付け
ることができる。
プロセッサ２は、依頼された処理を終了すると、メモリ
苔より先に格納したプロセッサ番号および処理依頼識別
コードを読み出し、そのプロセッサ番号に対応するプロ
セッサ１のレスポンス送信部７のレスポンス送信レジス
タ１８に処理結果を、処理依頼識別コード送信レジスタ
゛１９に上記識別コードを設定し、処理依頼を行なった
プロセッサ１（二対応する割り込み信号を上げると＼も
（＝、信号線１０１ヲ介してレジスタ１７． ｔｓ、
１９の自プロセッサ番号、レスポンス、処理依頼識別コ
ードを送信する。プロセッサ１は、レジスタ２０，２１
．２２に引１来したプロセッサ番号、レスポンス、処理
依頼識別コードをランチすると＼も（二割り込みを発生
し、そのときＩＡＲ２３に確定している次命令アドレス
を信号線１０９、出力バッファが、メモリノ；ス１１１
を介してメモリｎの旧ＩＡ格納エリア四へ退避した後、
メモリｒの新ＩＡ格納エリア四の内容をメモリバス１１
１、入力バッファ５、信号線１０５を介してＴ Ａ Ｒ
Ｚ３の上位ｍピットに設定し、さら（ニレジスタ２１の
レスポンス、レジスタｎの処理依頼識別コードを信号線
１０７ 、１０８を介してＩＡＲ２３の下位ｎビットミ
ー設定する。これ；−より割り込みはメモリのアドレス
から実行される。即ち、メモリｎの新ＩＡ格納エリア四
の内容で指定される複数の各処理結果対応のプログラム
のうちから、当該レスポンスおよび処理依頼識別コード
に対応するプログラムが選択されて実行される。なお、
レジスタ加のプロセッサ番号データは、例えばレジスタ
２１，２２の内容が処理を依頼したプロセッサからのも
のか否かの照合等に用いる。
苔より先に格納したプロセッサ番号および処理依頼識別
コードを読み出し、そのプロセッサ番号に対応するプロ
セッサ１のレスポンス送信部７のレスポンス送信レジス
タ１８に処理結果を、処理依頼識別コード送信レジスタ
゛１９に上記識別コードを設定し、処理依頼を行なった
プロセッサ１（二対応する割り込み信号を上げると＼も
（＝、信号線１０１ヲ介してレジスタ１７． ｔｓ、
１９の自プロセッサ番号、レスポンス、処理依頼識別コ
ードを送信する。プロセッサ１は、レジスタ２０，２１
．２２に引１来したプロセッサ番号、レスポンス、処理
依頼識別コードをランチすると＼も（二割り込みを発生
し、そのときＩＡＲ２３に確定している次命令アドレス
を信号線１０９、出力バッファが、メモリノ；ス１１１
を介してメモリｎの旧ＩＡ格納エリア四へ退避した後、
メモリｒの新ＩＡ格納エリア四の内容をメモリバス１１
１、入力バッファ５、信号線１０５を介してＴ Ａ Ｒ
Ｚ３の上位ｍピットに設定し、さら（ニレジスタ２１の
レスポンス、レジスタｎの処理依頼識別コードを信号線
１０７ 、１０８を介してＩＡＲ２３の下位ｎビットミ
ー設定する。これ；−より割り込みはメモリのアドレス
から実行される。即ち、メモリｎの新ＩＡ格納エリア四
の内容で指定される複数の各処理結果対応のプログラム
のうちから、当該レスポンスおよび処理依頼識別コード
に対応するプログラムが選択されて実行される。なお、
レジスタ加のプロセッサ番号データは、例えばレジスタ
２１，２２の内容が処理を依頼したプロセッサからのも
のか否かの照合等に用いる。
プログラムをシーケンシャルに実行するときは、信号線
１１０、アドレス更新回路２４、信号線１０６Ｃ二より
ＩＡＲ２３の内容を順次更新する。
１１０、アドレス更新回路２４、信号線１０６Ｃ二より
ＩＡＲ２３の内容を順次更新する。
以上の説明から明らかな如く、本発明ニーおいては次の
ような利点がある。
ような利点がある。
（１） 処理依頼を行なう場合にコマンドと依頼元の
プロセッサの処理依頼識別コード等を依頼先プロセッサ
へ送信し、依頼された処理を終了すると、割り込み信号
を上げて該コードと処理結果を依頼先より依頼元へ送り
返し、その二つの情報とメモリ上の新命令アドレス情報
とから各処理結果対応のプログラムを割り込み処理のた
めのプログラムを介在させることなく実行できることに
より、プロセッサ間の通信を高速に行なうことができる
。
プロセッサの処理依頼識別コード等を依頼先プロセッサ
へ送信し、依頼された処理を終了すると、割り込み信号
を上げて該コードと処理結果を依頼先より依頼元へ送り
返し、その二つの情報とメモリ上の新命令アドレス情報
とから各処理結果対応のプログラムを割り込み処理のた
めのプログラムを介在させることなく実行できることに
より、プロセッサ間の通信を高速に行なうことができる
。
（２） コマンド１．処理依頼識別コード、プロセッ
サ番号をペアにして処理依頼しているため、処理を依頼
されるプロセッサは複数個の処理を多重に実行すること
が可能であり、依頼元のプロセッサが依頼先のプロセッ
サがビジィであるた−め待たされるということがなくな
る。
サ番号をペアにして処理依頼しているため、処理を依頼
されるプロセッサは複数個の処理を多重に実行すること
が可能であり、依頼元のプロセッサが依頼先のプロセッ
サがビジィであるた−め待たされるということがなくな
る。
図は本発明の一実施例の構成図である。
１．２・・・プロセッサ、３．４・・・処理依頼送信部
、５．６・・・処理依頼受信部、７．８・・・レスポン
ス送信部、９，１０・・・レスポンス受信部、る・パ命
令アドレスレジスタ（ＩＡＪ、２７・・・メモリ。 代理人 弁理士 鈴 木 誠・、・パ、、・λ１
、 、、、：’ １）
、５．６・・・処理依頼受信部、７．８・・・レスポン
ス送信部、９，１０・・・レスポンス受信部、る・パ命
令アドレスレジスタ（ＩＡＪ、２７・・・メモリ。 代理人 弁理士 鈴 木 誠・、・パ、、・λ１
、 、、、：’ １）
Claims (1)
- １、複数のプロセッサ間で処理の依頼およびそれに対す
る応答を行なうプロセッサ間通信方式（二おいて、処理
依頼元プロセッサは処理依頼時に少なくとも処理内容を
指示するコマンドおよび自プロセ、ツサ内での処理依頼
識別コードを処理依頼先プロセッサに送信し、処理依頼
先プロセッサは依頼された処理を終了すると、割り込み
信号と＼もに該処理結果（二対応するレスポンスおよび
処理依頼時に受は取った前記処理依頼識別コードを返信
し、処理依頼元プロセッサは前記割り込み信号により割
り込みを発生し、次（二実行すべき命令アドレスとして
前記返信されたレスポンスおよび処理依頼識別コードを
用いることを特徴とするプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11554481A JPS5816366A (ja) | 1981-07-23 | 1981-07-23 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11554481A JPS5816366A (ja) | 1981-07-23 | 1981-07-23 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816366A true JPS5816366A (ja) | 1983-01-31 |
| JPS6243230B2 JPS6243230B2 (ja) | 1987-09-11 |
Family
ID=14665153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11554481A Granted JPS5816366A (ja) | 1981-07-23 | 1981-07-23 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960676A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | マルチプロセツサ方式 |
-
1981
- 1981-07-23 JP JP11554481A patent/JPS5816366A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960676A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | マルチプロセツサ方式 |
| JPS6349260B2 (ja) * | 1982-09-30 | 1988-10-04 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243230B2 (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0205946A2 (en) | Flexible data transmission for message based protocols | |
| US6061757A (en) | Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts | |
| JPS61285569A (ja) | マルチコンピユ−タシステムにおけるプログラム管理方法 | |
| US5613133A (en) | Microcode loading with continued program execution | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| US4740910A (en) | Multiprocessor system | |
| JPS5816366A (ja) | プロセツサ間通信方式 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| JP3085730B2 (ja) | 複合ｃｐｕシステムの並列シミュレーション方式 | |
| JP3243672B2 (ja) | 医用画像処理システム | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JPS6239789B2 (ja) | ||
| JPS6131493B2 (ja) | ||
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JP2751879B2 (ja) | プロセッサ間通信方式 | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPH04273327A (ja) | 静的並列処理用プログラムの作成支援装置 | |
| JP2537815B2 (ja) | デ−タ転送装置 | |
| JPH0414378B2 (ja) | ||
| JPS63231668A (ja) | 割込みキユ−制御方式 | |
| JP2000172307A (ja) | プロセスデータ収集装置の更新方法 | |
| JPH03168860A (ja) | 並列プロセッサのバッファ記憶制御装置 | |
| JPS63167938A (ja) | 信号処理装置及び信号処理方法 | |
| JPS5818032B2 (ja) | 通信制御装置 |