JPH04273327A - 静的並列処理用プログラムの作成支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ハードウェア的に網
状に結合されている複数個の中央処理装置（ＣＰＵ）に
個別の処理を行わせ、その処理結果をまとめて１つの大
きな処理とする静的並列処理用プログラムの作成を支援
する装置に関する。

【０００２】

【従来の技術】静的並列処理用プログラムを実行するた
めのハードウェアの概略構成を図６のブロック図に示す
。各ＣＰＵ１〜４を装備したプロセッサＰ１〜Ｐ４がデ
ータ通信路Ｌによって互いに網状に結合され、プロセッ
サＰ１にはホストプロセッサＨが接続されている。ホス
トプロセッッサＨは各プロセッサＰ１〜Ｐ４にプログラ
ムやデータを分配したり、また、処理後のデータを収集
したり等、各プロセッサＰ１〜Ｐ４を統轄するプロセッ
サである。

【０００３】これらのＣＰＵ１〜４にそれぞれ個別の処
理を実行させ、その処理結果をまとめて１つの大きな処
理を果たすために、作成しなければならない静的並列処
理用プログラム（以下、単にプログラムともいう）は概
ね以下のように構成される。すなわち、各ＣＰＵ１〜４
それぞれに特定の処理を指示するためのプログラム（こ
れをプロセスという）と、各ＣＰＵ１〜４における処理
結果や処理途中のデータを相互に伝送するための通信プ
ログラムとである。

【０００４】

【発明が解決しようとする課題】プログラマが、前記の
プロセスと通信プログラムとを作成するのにあたって、
必要な情報は、１．各ＣＰＵ１〜４の識別番号（各ＣＰ
Ｕ１〜４それぞれに特定の処理を指示するのに識別する
必要がある）と、２．各ＣＰＵ１〜４のリンク番号（デ
ータ通信路Ｌが接続されている端子番号）に、何番のＣ
ＰＵがつながっているか、という情報と、３．各ＣＰＵ
１〜４の各リンク番号に、相手側のＣＰＵの何番のリン
クがつながっているか、という情報である。これらの情
報をＣＰＵネットワーク情報といい、ＣＰＵネットワー
ク情報が格納されたファイルをコンフィギレーション・
ファイル（環境設定用ファイル）という。

【０００５】このコンフィギレーション・ファイルは静
的並列処理用プログラムに付加されて、コンパイラ（翻
訳プログラム）にかけられる。すると、コンフィギレー
ション・ファイルの内容がプログラム内に埋め込まれて
、実行用プログラムが作成される。つまり、静的並列処
理用プログラムを作成し、実行するためには、まず、コ
ンフィギレーション・ファイルを作成しなければならず
、プログラマはこれに多大な時間と労力を要していた。

【０００６】ＣＰＵの数が、図６のように４個ならばま
だしも、並列処理速度の向上や処理内容の複雑化が進む
昨今では、多数のＣＰＵを実装した並列処理装置が要求
されており、コンフィギレーション・ファイルの作成は
ますます困難化する傾向にある。

【０００７】この発明は、このような事情に鑑みてなさ
れたものであって、ＣＰＵネットワーク情報を自動的に
抽出してこれを外部に出力することによって、コンフィ
ギレーション・ファイルの作成を省き、静的並列処理用
プログラムの作成を容易に行うことができる静的並列処
理用プログラムの作成支援装置を提供することを目的と
する。

【０００８】

【課題を解決するための手段】この発明は、このような
目的を達成するために、次のような構成をとる。すなわ
ち、この発明の静的並列処理用プログラムの作成支援装
置は、互いに接続される複数個のＣＰＵの個々の識別番
号を判断する手段と、前記各ＣＰＵを接続しているリン
ク番号を判断する手段と、前記各ＣＰＵ識別番号とリン
ク番号からなる接続情報を収集する手段と、収集された
接続情報を外部に出力する手段とを備えたことを特徴と
している。

【０００９】

【作用】この発明によれば、各ＣＰＵの識別番号と各Ｃ
ＰＵを接続しているリンク番号を判断し、これらの接続
情報を収集して外部に出力する。プログラマは出力され
た接続情報を見ながら各ＣＰＵ間における通信用プログ
ラムを作成することができる。

【００１０】

【実施例】以下、この発明の一実施例を図面に基づいて
説明する。従来と同様に、図１に示すように、各プロセ
ッサＰ１〜Ｐ４はデータ通信路Ｌによって互いに網状に
結合され、ルートプロセッサＰ１にはホストプロセッサ
Ｈが接続されている。ホストプロセッサＨはインターフ
ェイス６を介して出力手段としてのプリンタ７やＣＲＴ
ディスプレイ８に接続されている。

【００１１】それぞれのプロセッサＰ２〜Ｐ４は、図２
に示すように構成されている。図中、符号（０）　，（
１）　，（２）　，（３）　は、データ通信路Ｌが接続
されている端子を示しており、（０）　，（１）　　，
（２）　，（３）　がリンク番号である。９はそれぞれ
のＣＰＵ２〜４が処理したデータやプログラムなどを送
信する送信部、１０は受信部である。

【００１２】符号１１は受信部１０における送受信リン
ク番号を判断するリンク番号判断部、１２はそれぞれの
各ＣＰＵ１〜４が起動された順位を判断してそれをＣＰ
Ｕ番号とするＣＰＵ番号判断部、１３は上記リンク番号
やＣＰＵ番号、または、各種データやプログラムを登録
する記憶部である。

【００１３】ルートプロセッサＰ１は上記の送信部９、
受信部１０、記憶部１３に加えて、図３に示すように、
各プロセッサＰ２〜Ｐ４の記憶部１３内のリンク番号と
ＣＰＵ番号とを収集する接続情報収集部１４と、収集さ
れた接続情報を整理して、ネットワーク情報を所定のフ
ォーマットで出力する情報整理部１５とを備えている。

【００１４】次に、上述した装置の動作について説明す
る。普通、各プロセッサＰ１〜Ｐ４のＣＰＵ１〜４にプ
ログラムを実行させるには、各ＣＰＵ１〜４にハードウ
ェアをコントロールするための基本プログラム（オペレ
ーティングシステムと呼ばれる）を与えて各ＣＰＵ１〜
４を起動する必要がある。この基本プログラムは、外部
からインターフェイス６を介してホストプロセッサＨに
送られ、その後、各プロセッサＰ１〜Ｐ４に分配される
。基本プログラムが与えられた順番、すなわち、各ＣＰ
Ｕ１〜４が起動した順番が、各ＣＰＵ１〜４を識別する
ためのＣＰＵ番号になる。

【００１５】ただし、ホストプロセッサＨに直結されて
いるルートプロセッサＰ１は、最初に基本プログラムが
与えられるためＣＰＵ番号は固定されている。これを「
１番」とし、ＣＰＵ［１］　として表す。以下に、プロ
セッサＰ２〜Ｐ４内のＣＰＵ番号判断部１２の動作につ
いて説明する（図４参照）。

【００１６】ルートプロセッサＰ１の送信部９は、基本
プログラムに加えて基本プログラムの送信回数を各リン
ク番号（１），（２），（３）　に対して順に送信する
。リンク番号（０）は基本プログラムを受信した場所で
あるからここからの送信は行わずに、まず、リンク番号
（１）　から送信を行う。すなわち、これが１回目の送
信であるので、基本プログラムと「１」という数値デー
タを送信する。

【００１７】プロセッサＰ２の受信部１０がこれを受信
すると、基本プログラムは記憶部１３に蓄えられて、こ
れによりＣＰＵ２が起動する。ＣＰＵ番号判断部１２は
、基本プログラムとともに送られてきた数値データ「１
」に「１」を加算して、「２」を算出しこれをＣＰＵ２
の識別番号とする。そして、そのＣＰＵ番号［２］　を
記憶部１３に登録する。

【００１８】次に、ルートプロセッサＰ１は基本プログ
ラムと送信回数「２」を次のリンク番号（２）　から送
信する。プロセッサＰ３がこれを受信し、ＣＰＵ番号判
断部１２が上記と同様にしてＣＰＵ番号を判断して、Ｃ
ＰＵ番号［３］　を記憶部１３に登録する。また、プロ
セッサＰ４についても同様で、プロセッサＰ４内のＣＰ
Ｕ番号判断部１２は判断したＣＰＵ番号［４］を記憶部
１３に登録する。

【００１９】このようにして、各ＣＰＵ２〜４が起動し
てその識別番号が判断されると、各ＣＰＵ２〜４は送信
部９を介して、各リンク番号（１）　〜（４）　から応
答用信号を送信する。これとともに、リンク番号判断部
１１は応答用信号の受信リンク番号を判断し、受信リン
ク番号とＣＰＵ番号とを送信部９が返信する。

【００２０】例えば、プロセッサＰ４のリンク番号（０
）　から応答用信号が出力されると、これを受信したプ
ロセッサＰ２内のリンク番号判断部１１は、受信部１０
の入力端子の位置から受信リンク番号を判断する。すな
わち、リンク番号判断部１１は受信部１０の各入力端子
の位置（アドレス）と、そのアドレスにつながっている
リンク番号との対応表（図示せず）を有しており、この
対応表を用いてリンク番号を判断する。ここでは、リン
ク番号（２）　が判断される。リンク番号判断部１１が
判断したリンク番号（２）　とプロセッサＰ２のＣＰＵ
番号［２］　とは送信部９を介してプロセッサＰ４に返
信される。

【００２１】この返信されたリンク番号（２）　とＣＰ
Ｕ番号［２］　および、応答用信号を送信したリンク番
号（０）　とは関連づけられてプロセッサＰ４内の記憶
部１３に登録される。登録の内容を「リンク番号（０）
−ＣＰＵ番号［２］−リンク番号（２）　」として表す
。また、同様にして「リンク番号（３）−ＣＰＵ番号［
３］−リンク番号（１）」が登録される。結果、先に、
登録されている自身のＣＰＵ番号と合わせると、プロセ
ッサＰ４内の記憶部１３には以下の情報が登録される。 「ＣＰＵ番号［４］　／　　リンク番号（０）−ＣＰＵ
番号［２］−リンク番号（２） リンク番号（３）−ＣＰＵ番号［３］−リンク番号（１
）　」

【００２２】以下、同様して各プロセッサＰ２〜
Ｐ４間で応答用信号の送受信が行われ、各ＣＰＵ［２］
　〜［４］　が何番のＣＰＵに接続されているか、また
、各ＣＰＵ［２］　〜［４］　のリンク番号（０）　〜
（３）　が相手側の何番のリンクに接続されているか、
という情報が各記憶部１３内に登録される。

【００２３】次に、ルートプロセッサＰ１内の接続情報
収集部１４は、各プロセッサＰ２〜Ｐ４の記憶部１３内
に登録されている情報を収集する。これは、例えば、各
ＣＰＵ２〜４に対して送信指令を送ることで実行される
。収集された情報は以下のようである。 「ＣＰＵ番号［２］　／　　リンク番号（２）−ＣＰＵ
番号［４］−リンク番号（０） リンク番号（３）−ＣＰＵ番号［１］−リンク番号（１
）　」「ＣＰＵ番号［３］　／　　リンク番号（０）−
ＣＰＵ番号［１］−リンク番号（２） リンク番号（１）−ＣＰＵ番号［４］−リンク番号（３
）　」「ＣＰＵ番号［４］　／　　リンク番号（０）−
ＣＰＵ番号［２］−リンク番号（２） リンク番号（３）−ＣＰＵ番号［３］−リンク番号（１
）　」この情報は、「対象ＣＰＵ番号／対象リンク番号
−接続ＣＰＵ番号−接続リンク番号」を示している。

【００２４】ルートプロセッサＰ１内の情報整理部１５
は、収集された上記の情報を所定のフォーマットに登録
することによって整形し、整形したものをテキストデー
タ（可視データ）として出力する。その整形手順の一例
を図５のフローチャートに示す。

【００２５】まず、ステップＳ１で、対象ＣＰＵ番号を
収得し、収得したＣＰＵ番号の接続情報を所定のフォー
マット中に登録する（ステップＳ２）。ステップＳ３で
、接続ＣＰＵ番号が［１］　かどうかを判断する。接続
ＣＰＵ番号が［１］　であればルートプロセッサＰ１ま
での接続情報が得られたとしてステップＳ４に進み、対
象ＣＰＵ番号をカウントアップしてリターンする。接続
ＣＰＵ番号が［１］　でなければ、まだルートプロセッ
サＰ１までの接続情報が得られていないとしてステップ
Ｓ５に進み、対象ＣＰＵ番号を接続ＣＰＵ番号に置き換
えてステップＳ２にリターンする。この一連の処理を接
続ＣＰＵ番号が［１］　になるまで行えば、対象ＣＰＵ
からルートプロセッサＰ１までの接続情報がフォーマッ
ト中に登録される。そのフォーマットの一例を次の表１
に示す。

【００２６】

【表１】

【００２７】このようにして、整形された表１内の接続
情報はルートＣＰＵから各ＣＰＵへ至る経路情報となり
、ホストプロセッサＨを介して、プリンタ７から印刷物
として出力されるか、あるいは、ＣＲＴディスプレイ８
からプログラマに提示される。

【００２８】参考までに、この経路情報を表形式でなく
、記述形式で示すと以下のようになる。 〔ＣＰＵ［１］ｔｏ／ｆｒｏｍＣＰＵ［２］　〕ＣＰＵ
［１］　Ｌｉｎｋ（１）　−ＣＰＵ［２］　Ｌｉｎｋ（
３）〔ＣＰＵ［１］ｔｏ／ｆｒｏｍＣＰＵ［３］　〕Ｃ
ＰＵ［１］　Ｌｉｎｋ（２）　−ＣＰＵ［３］　Ｌｉｎ
ｋ（０）〔ＣＰＵ［１］ｔｏ／ｆｒｏｍＣＰＵ［４］　
〕ＣＰＵ［１］　Ｌｉｎｋ（２）　−ＣＰＵ［３］　Ｌ
ｉｎｋ（０）　ａｎｄＣＰＵ［３］　Ｌｉｎｋ（１）　
−ＣＰＵ［４］　Ｌｉｎｋ（３）

【００２９】なお、上
記ＣＰＵネットワークの構成は、使用するハードウェア
により任意に設定されるもので、プロセッサの数、リン
ク番号の数は上述した例に限ることはなく、もっと多数
のＣＰＵとリンク番号を有する並列処理用コンピュータ
であってもよい。むしろその方が本発明の効果がより一
層発揮される。

【発明の効果】以上の説明から明らかなように、この発
明の静的並列処理用プログラムの作成支援装置は、互い
に接続される個々のＣＰＵの識別番号と各ＣＰＵを接続
しているリンク番号とを判断して収集し、その接続情報
を外部に出力するようにしたので、プログラマは各ＣＰ
Ｕにおける通信用プログラムを記述するにあたって、コ
ンフィギレーション・ファイルを特に作成する必要がな
く、プログラム作成の時間短縮と労力の低減を図ること
ができる。特に、多数のＣＰＵが複雑に接続された並列
処理用コンピュータのプログラムを作成する場合にはよ
り一層の効果が期待できる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る静的並列処理用プロ
グラムを実行するための概略ハードウェア構成を示した
ブロック図である。

【図２】プロセッサ内部の概略構成を示したブロック図
である。

【図３】ルートプロセッサ内部の概略構成を示したブロ
ック図である。

【図４】各プロセッサの接続関係を示した簡略ブロック
図である。

【図５】接続情報を整形する手順を示したフローチャー
トである。

【図６】従来例に係る静的並列処理用プログラムを実行
するための概略ハードウェア構成を示したブロック図で
ある。

【符号の説明】

１〜４・・・ＣＰＵ ７・・・プリンタ ８・・・ＣＲＴディスプレイ １１・・・リンク番号判断部 １２・・・ＣＰＵ番号判断部 １４・・・接続情報収集部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　互いに接続される複数個のＣＰＵの個
   々の識別番号を判断する手段と、前記各ＣＰＵを接続し
   ているリンク番号を判断する手段と、前記各ＣＰＵ識別
   番号とリンク番号からなる接続情報を収集する手段と、
   収集された接続情報を外部に出力する手段とを備えたこ
   とを特徴とする静的並列処理用プログラムの作成支援装
   置。