JPH05324574A - プロセッサ間通信方式 - Google Patents

プロセッサ間通信方式

Info

Publication number
JPH05324574A
JPH05324574A JP3273776A JP27377691A JPH05324574A JP H05324574 A JPH05324574 A JP H05324574A JP 3273776 A JP3273776 A JP 3273776A JP 27377691 A JP27377691 A JP 27377691A JP H05324574 A JPH05324574 A JP H05324574A
Authority
JP
Japan
Prior art keywords
processor
apl
inter
communication
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3273776A
Other languages
English (en)
Inventor
Yasushi Sasagawa
靖 笹川
Fumitaka Yahagi
文敬 矢作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Hokkaido Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Hokkaido Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Hokkaido Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP3273776A priority Critical patent/JPH05324574A/ja
Publication of JPH05324574A publication Critical patent/JPH05324574A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】本発明は各プロセッサがシングルプロセッサシ
ステムのオペレーティングシステム(OS)を搭載した
マルチプロセッサシステムにおけるプロセッサ間通信方
式に関し,APL間の通信が同一プロセッサ上のAPL
との通信か異なるプロセッサ上のAPLとの通信かによ
ってインタフェースを変更することなく一定にすること
を目的とする。 【構成】各プロセッサ内の拡張OSを含むアプリケーシ
ョンプログラム(APL)は,自プロセッサ内のAPL
と他プロセッサのAPLとの通信を自プロセッサ上のA
PL間のインタフェースにより通信を行い,プロセッサ
内のプロセッサ間通信制御部は,自プロセッサ上のAP
L間のインタフェースにより他プロセッサのAPLへの
通信を自プロセッサ内のAPLの擬似部で受け取る。こ
の通信は他プロセッサに対し発信元のAPLの擬似部か
ら他プロセッサのプロセッサ間通信制御部へ通信するよ
う構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は各プロセッサがマルチプ
ロセッサを考慮しないシングルプロセッサシステムのオ
ペレーティングシステム(OS)を搭載したマルチプロ
セッサシステムにおけるプロセッサ間通信方式に関す
る。
【0002】シングルプロセッサ用のOSを搭載したプ
ロセッサを複数個接続したマルチプロセッサシステムで
は,同一プロセッサ上のアプリケーションプログラム間
でのインタフェースと別のプロセッサ上のアプリケーシ
ョンプログラムとのインタフェースが異なる内容とな
る。そのため,ハードウェアや機能分担の変更に伴うソ
フトウェアの変更によりAPL間のインタフェースを変
更する必要があった。
【0003】
【従来の技術】図6は従来例の説明図である。図6の
A.はシングルのプロセッサの構成を示す。このプロセ
ッサ1には,シングルプロセッサ用のオペレーティング
システム(OS)が搭載されており,この場合4つのア
プリケーションプログラム(以下,APLで表示)AP
L1〜APL4が動作している。これらのAPL1〜A
PL4には,拡張OSが含まれている。拡張OSはOS
を用いてハードウェア制御や,その他の自由な制御を可
能にするアプリケーションプログラムである。
【0004】この拡張OSにはOSの制御を受けて,同
一プロセッサ上のアプリケーションプログラム間の通信
を行うためのインタフェースを備えており,A.に示す
各APL1〜APL4の相互の通信は実線で示すよう
に,シングルプロセッサ用のOSの制御により各APL
の拡張OSがもつインタフェースを介することにより実
現されている。
【0005】このようなシングルプロセッサのOSを備
える複数のプロセッサにより機能を分担してマルチプロ
セッサシステムを構成した例を図6のB.に示す。B.
のシステムでは,2つのプロセッサ60,62を設けた
例である。このシステムではプロセッサ60内ではその
OSにより拡張OSを含むAPL1,APL2は実線で
示すインタフェースを介して相互の通信を行い,プロセ
ッサ62内ではプロセッサ62のOSにより拡張OSを
含むAPL3,APL4(このAPL3,APL4は上
記A.と異なる)は実線で示すインタフェースを介して
相互の通信を行っている。
【0006】一方,プロセッサ60とプロセッサ62に
またがるアプリケーションプログラム間の通信は,プロ
セッサが異なるためインタフェースも異なったものを作
る必要がある。具体的には,B.においてプロセッサ6
0のAPL1からプロセッサ62のAPL3やAPL4
と通信(例えば,APL3に対してデータを要求して,
対応するデータを受け取る通信等)を行う場合には,自
プロセッサに設けたプロセッサ間通信制御部61,他プ
ロセッサのプロセッサ間通信制御部63を介して相手A
PL3またはAPL4と通信を行う必要がある。
【0007】このような別プロセッサ上のAPL間イン
タフェースによるプロセッサ間の通信の経路はB.内の
点線で示す接続路により示されている。従って,同一プ
ロセッサ内のAPL1とAPL2の間の通信を行う場合
と,異なるプロセッサのAPL3またはAPL4と通信
を行う場合とでは,拡張OSを含む各APLのインタフ
ェースがそれぞれに対応した内容を備える必要がある。
【0008】なお,B.に示すようなマルチプロセッサ
の構成をとる場合,最初からマルチプロセッサ用のOS
を設ければ,プロセッサ間通信機能をそのOSで吸収し
てAPLでプロセッサ間通信を意識しないで実行する方
式もあるが,マルチプロセッサ用のOSを開発するのに
多大な時間と複雑な作業を必要とするため,シングルプ
ロセッサのOSが利用されることが多い。
【0009】この図6のB.に示すようなマルチプロセ
ッサシステムの構成をその後,ハードウェアの変更及び
ソフトウェア機能分担の変更等によりAPL(拡張OS
を含む)の搭載プロセッサが変更になった場合の構成を
図7に示す。
【0010】この例は,図6のB.においてプロセッサ
62に備えられたAPL4が図7のようにプロセッサ6
0に移されている。この変更により,APL1,APL
2間の通信は以前と同じであるが,APL1(またはA
PL2)とAPL4間の通信は同一プロセッサ上のAP
L間インタフェース(拡張OSを含むアプリケーション
プログラム内に設ける)を備えるよう変更する必要があ
り,APL4とAPL3間には別プロセッサ上のAPL
間インタフェースを設ける必要がある。
【0011】
【発明が解決しようとする課題】上記したように従来の
シングルプロセッサのOSを搭載したマルチプロセッサ
システムでは,ハードウェアの変更や機能分担の変更に
よりAPLを搭載するプロセッサが変更になると通信相
手が同一プロセッサ上にあるか,別プロセッサ上にある
かを識別して同一プロセッサ上にある場合と別プロセッ
サ上にある場合とで異なったインタフェースを備えるよ
うAPL間のインタフェース(拡張OSを含む)を変更
しなければならないという問題があった。
【0012】本発明はAPL間の通信が同一プロセッサ
上のAPLとの通信か異なるプロセッサ上のAPLとの
通信かによってインタフェースを変更することなく一定
にできるプロセッサ間通信方式を提供することを目的と
する。
【0013】
【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1,2はプロセッサである。
プロセッサ1において,10は拡張OSを含む(他のA
PL2〜APL4も同様)アプリケーションプログラム
(APLで表示)1,11はAPL2,12はプロセッ
サ間通信制御部,13はAPL3擬似部,14はAPL
4擬似部,15はAPL1擬似部,16はAPL2擬似
部である。プロセッサ2において,20はAPL3,2
1はAPL4,22はプロセッサ間通信制御部,23は
APL3擬似部,24はAPL4擬似部,25はAPL
1擬似部,26はAPL2擬似部である。
【0014】本発明はプロセッサ間通信制御装置に自プ
ロセッサ上のAPLに対するのと同様にアクセスできる
他プロセッサ上のAPL擬似機能を与え,他プロセッサ
上のAPLに対して自プロセッサ上のAPL擬似機能を
与え,各プロセッサのAPL擬似機能間の通信機能を実
現するものである。
【0015】
【作用】プロセッサ1が他プロセッサ上のAPL3を宛
先とする通信を行う場合,自プロセッサ上のAPLに対
するのと同様のAPL間インタフェースでプロセッサ間
通信制御部12に通信を行う。プロセッサ間通信制御部
12では,宛先に対応するAPL3擬似部13でこれを
受け取る。次にこの通信の発信元(APL1)を識別し
て,その発信元に対応するAPL1擬似部15を内部イ
ンタフェースで起動し,通信を開始させる。APL1擬
似部15は,プロセッサ2に対して別プロセッサ上のA
PL間インタフェースによりAPL3に対する通信を行
う。
【0016】プロセッサ2のプロセッサ間通信制御部2
2ではAPL3擬似部23でこれを受け取ると,内部イ
ンタフェースで発信元のAPLに対応するAPL1擬似
部25を起動して,宛先であるAPL3に対する通信を
同一プロセッサ上のAPL間インタフェースにより実行
する。
【0017】APL3における実行結果(データ等)
は,同一プロセッサ上のAPL間インタフェースを介し
てプロセッサ間通信制御部22のAPL1擬似部25で
受け取られる。このAPL1擬似部25は内部インタフ
ェースでAPL3擬似部23に実行結果を送り,APL
3擬似部23は,別プロセッサ上のAPL間インタフェ
ースによりプロセッサ1のプロセッサ間通信制御部12
のAPL1擬似部15へ実行結果を通信し,APL1擬
似部15から内部インタフェースでAPL3擬似部13
へ通信され,ここから発信元であるAPL1(10)へ
同一プロセッサ上のAPL間インタフェースにより要求
された結果が送られる。
【0018】
【実施例】図2は実施例1の構成と動作説明図,図3は
実施例2の一方のプロセッサの構成図,図4は実施例2
の他方のプロセッサの構成図,図5は実施例2の動作シ
ーケンスである。
【0019】図2の構成は,1,2はプロセッサであ
り,30〜32はプロセッサ1に設けられ,30は拡張
OSを備えるAPL1,31はプロセッサ間の通信確立
機能を備えるプロセッサ間通信制御部,32は制御情報
格納部,33〜35はプロセッサ2に設けられ,33は
プロセッサ間通信制御部,34は制御情報格納部,35
は拡張OSを含むAPL3である。
【0020】この実施例1は,シングルプロセッサのO
Sが備えるアプリケーションと拡張OS間の通信を行う
時に用いる「システムコール」(サブルーチンコールや
関数コール等と同様)を使用する例であり,以下に〜
の順に各動作を説明する。
【0021】プロセッサ1のAPL1(30)がプロ
セッサ2のAPL3(35)に対するシステムコールを
発生する。このシステムコールには,入力パラメータ
(発信元,相手先,要求するデータアドレス等)と共に
システムコール番号(#n)が付加される。
【0022】このシステムコール(#n)は拡張OS
を擬似するプロセッサ間通信制御部31で受付けられ
る。プロセッサ間通信制御部31は,該システムコール
の番号(#n)に対して識別番号(ID)を付与して,
他プロセッサに対してシステムコール番号n,入力パラ
メータ(発信元(APL1)情報,宛先のAPL情報,
要求するデータアドレス,データファイルの情報等),
前記IDを転送する。この時,プロセッサ間通信制御部
31内の制御情報格納部32に該システムコール番号
n,ID,発信元と宛先の各APL情報等を格納する。
【0023】相手プロセッサ2のプロセッサ間通信制
御部33は,システムコール番号n,ID,入力パラメ
ータを受信するとシステムコール番号nから,システム
コール発行先,及びシステムコール名を判別し,システ
ムコールを組み立てて,拡張OSを含むAPL3(3
5)に対しシステムコール#nを発行する。また,制御
情報格納部34にシステムコールのID等の情報を格納
する。
【0024】APL3においてAPL1からの通信に
より要求された処理を行いその結果データが,APL3
の拡張OSから出力パラメータとして,IDと共に返送
される。
【0025】プロセッサ2のプロセッサ間通信制御部
33はこの出力パラメータを受け取る。この時受け取っ
た出力パラメータ(結果データと発信元,宛先等のデー
タを含む)により制御情報格納部34を参照することに
より,どのシステムコールに対応する応答情報かを識別
し,システムコールのシステムコール番号,ID等の情
報を識別する。識別したシステムコール番号,IDを出
力パラメータに付加してプロセッサ1へ返送する。
【0026】プロセッサ1のプロセッサ間通信制御部
31は,システムコール番号n,出力パラメータ,ID
を受け取ると,システムコール番号n,出力パラメータ
からシステムコール名を特定して出力パラメータを組み
立て,IDにより上記で格納した制御情報格納部32
を参照して戻り先(APL1)を特定して,APL1に
返送する。
【0027】このように,同一プロセッサ内の拡張OS
を含むAPL間の通信だけでなく,他のプロセッサ内の
拡張OSを含むAPLに対する通信をプロセッサ内のA
PL間インタフェースにより実現できる。
【0028】次に図3乃至図5に示す実施例2の説明を
行う。この実施例2は同一プロセッサ内のAPL間の通
信に使用するメッセージ通信を用いてプロセッサ間の通
信を行う例であり,メッセージボックス(MBX)と称
される領域に或るアプリケーションから通信メッセージ
が書き込まれると,送信先のアプリケーションがMBX
を一定周期で見に来て,自分宛のメッセージがあるとそ
れを受け取る処理が行われる。
【0029】図3に示すプロセッサ1と図4に示すプロ
セッサ2は同様の構成を備えており,図3に示すプロセ
ッサ1において,40はアプリケーションプログラム1
(APL1),41はプロセッサ1がメッセージ通信の
ための環境(メッセージ送・受信用のメッセージボック
スの確保等)を設定する機能を備える環境設定機構,4
2はプロセッサ間の通信確立を行う機能を備えるプロセ
ッサ間通信制御部である。
【0030】43〜45はプロセッサ間通信制御部42
を構成する各部を表し,43は他プロセッサAPL擬似
機能部,44は自プロセッサAPL擬似機能部,45は
通信機能部,46は各APLに対応して設定したメッセ
ージボックス(MBXで表示)を表示するAPL−MB
X対応表である。また,図4に示すプロセッサ2におい
て,50はAPL4であり,51〜56の各部は,それ
ぞれ上記図3の41〜46と同様の機能及び名称を備え
る。
【0031】図5に示す動作シーケンスを用いて図3,
図4の動作順に従って以下に説明する。なお, 図5の中
に示す(1) 〜(11)の各記号に対応する制御動作,制御信
号の通信,メッセージの通信は,図3及び図4において
同じ記号により示されている。
【0032】(1) 最初にプロセッサ1及びプロセッサ2
の環境設定機構41,51は,それぞれのオペレーティ
ングシステム(OS)に対して自受信要求メッセージボ
ックス(MBX)を要求し,環境設定機構41はOSか
ら受け取った識別番号「A」のMBXを指定してプロセ
ッサ間通信制御部42を起動し,環境設定機構51は識
別番号「a」のMBXを指定してプロセッサ間通信制御
部52を起動する。これにより,プロセッサ間通信制御
部42,52は通信確立を行う。これによりプロセッサ
2の環境設定機構51は自受信要求MBXaでメッセー
ジ受信を待つ。
【0033】(2) 更に,プロセッサ1の環境設定機構4
1はAPL1からプロセッサ2のAPL4への通信用の
MBXとして識別番号「B」,APL4からAPL1へ
の通信用のMBXとして識別番号「C」をプロセッサ間
通信制御部42に登録する。
【0034】この時,図3のプロセッサ間通信制御部4
2のAPL−MBX対応表46にAPL1からAPL4
への送信,APL4からAPL1への送信(APL1の
受信)のそれぞれに対応するMBX識別番号「B」,
「C」を環境設定機構41に登録する。
【0035】(3) プロセッサ1のプロセッサ間通信制御
部42は,プロセッサ2のプロセッサ間通信制御部52
に対してAPL1からAPL4への通信用のMBXとし
て識別番号「B」,APL4からAPL1への通信用の
MBXとして識別番号「C」を通知する。これらのプロ
セッサ1で登録した送信用MBX(APL1からAPL
4への送信)及び受信用MBX(APL4からAPL1
への送信)の識別番号「B」,「C」はプロセッサ2に
送られる。プロセッサ2のプロセッサ間通信制御部52
の通信機能部55は,これを受け取るとAPL−MBX
対応表56にその対応関係を登録する。
【0036】(4) プロセッサ2のプロセッサ間通信制御
部52は,MBXB,MBXCに対応してそれぞれMB
Xb,MBXcを生成し,APL1からAPL4へ通信
用にMBXb,APL4からAPL1への通信用にMB
Xcをプロセッサ2の環境設定機構51に通知する。
【0037】この時,環境設定機構51は,通知された
APL1からAPL4への送信,APL4からAPL1
への送信に対応するMBXの識別番号「b」,「c」を
APL−MBX対応表56に登録する。
【0038】(5) プロセッサ1,プロセッサ2の環境設
定機構41,51は,それぞれMBXB,C及びMBX
b,cをパラメータとして図3のAPL1,図4のAP
L4のタスクを起動する。
【0039】(6) APL1はAPL4(MBXB)に対
して同一プロセッサ内のアプリケーション間の通信と同
様に通常のメッセージ送信を行う。 (7) プロセッサ1のプロセッサ間通信制御部42の他プ
ロセッサAPL擬似機能部43は,MBXBから自分当
てのメッセージを受信すると,APL−MBX対応表4
6によりその識別番号「B」から,APL1からAPL
4へ送信するメッセージであることが識別され,自プロ
セッサAPL擬似機能部44から,「B」を識別番号と
する受信メッセージをAPL4を宛先として通信機能部
45を通ってプロセッサ2のプロセッサ間通信制御部5
2に転送する。
【0040】(8) プロセッサ2のプロセッサ間通信制御
部52は,上記(7) から送信されたメッセージを通信機
能部55を介して自プロセッサAPL擬似機能部54で
受け取り,APL−MBX対応表56でその識別番号
「B」から,APL1からAPL4への通信用であるこ
とを検出する。他プロセッサAPL擬似機能部53は,
APL4への送信メッセージのMBXbをAPL−MB
X対応表56から検出して,MBXb(APL4)へメ
ッセージ送信する。
【0041】(9) APL4はMBXbによりAPL1か
らのメッセージを受信し,メッセージ対応の処理(この
APL4が持つデータの取り出し等のプログラム処理)
を実行し,処理結果をAPL4(MBXc)に対して通
常のメッセージ送信を行う。
【0042】(10)プロセッサ2のプロセッサ間通信制御
部52は,他プロセッサAPL擬似機能部53でMBX
cからメッセージを受信し,識別番号「c」を用いてA
PL−MBX対応表示56を参照して,APL4からA
PL1への通信であることを識別する。自プロセッサA
PL擬似機能部54は,APL−MBX対応表56を参
照してAPL1への送信に対応する識別番号「C」を検
出すると,該受信メッセージの識別番号を「C」とし,
APL1を宛先とするメッセージをプロセッサ1のプロ
セッサ間通信制御部42に転送する。
【0043】(11)プロセッサ1のプロセッサ間通信制御
部42は,通信機能部45を介して識別番号「C」のメ
ッセージを受け取り,自プロセッサAPL擬似機能部4
4に供給すると,APL−MBX対応表46を参照し
て,その受信メッセージの送信先をMBXC(APL1
宛)であることを決定する。次に他プロセッサAPL擬
似機能部43は,その受信メッセージをMBXC(AP
L1)へメッセージ送信する。このメッセージはAPL
1において受信処理される。
【0044】
【発明の効果】従来は通信相手が同一プロセッサ上にあ
るか別プロセッサにあるかを識別し,同一プロセッサか
ら別プロセッサかに応じて異なるインタフェースにより
通信を行っていたが,本発明によればAPL(拡張OS
を含む)間の通信は,相手APLが同一のプロセッサに
搭載されているか異なるプロセッサに搭載されているか
に関係なく一定となる。従って,ソフトの機能分担,変
更(搭載プロセッサの変更を含む)及びマルチプロセッ
サシステム−シングルプロセッサシステム間のハード変
更があっても,APL間インタフェースを変更する必要
を無くすことが可能である。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】実施例1の構成と動作説明図である。
【図3】実施例2の一方のプロセッサの構成図である。
【図4】実施例2の他方のプロセッサの構成図である。
【図5】実施例2の動作シーケンスである。
【図6】従来例の説明図である。
【図7】搭載プロセッサが変更になった場合の構成図で
ある。
【符号の説明】
1,2 プロセッサ 10 拡張OSを含むアプリケーションプログラム
1(APL1) 11 APL2 12 プロセッサ間通信制御部 13 APL3擬似部 14 APL4擬似部 15 APL1擬似部 16 APL2擬似部 20 APL3 21 APL4 22 プロセッサ間通信制御部 23 APL3擬似部 24 APL4擬似部 25 APL1擬似部 26 APL2擬似部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各プロセッサがシングルプロセッサシス
    テムのオペレーティングシステム(OS)を搭載したマ
    ルチプロセッサシステムにおけるプロセッサ間通信方式
    において, 各プロセッサ内の拡張OSを含むアプリケーションプロ
    グラム(APL)は,自プロセッサ内のAPLと他プロ
    セッサのAPLとの通信を自プロセッサ上のAPL間の
    インタフェースにより通信を行い, 各プロセッサのプロセッサ間通信制御部は,自プロセッ
    サ上のAPL間のインタフェースにより他プロセッサの
    APLへの通信を受け取る自プロセッサ内のAPLの擬
    似部と,該通信内容を他プロセッサのプロセッサ間通信
    制御部へプロセッサ間インタフェースを介して送信する
    発信元のAPLの擬似部と, 他プロセッサからのAPL間インタフェースによる通信
    を宛先のAPLの擬似部を介して受けとると,該発信元
    のAPLに擬似して自プロセッサ上のAPL間のインタ
    フェースにより宛先のAPLに通信する擬似部を備え, 前記各擬似部を介する通信路により送信した要求に対し
    て,結果情報を宛先のAPLから前記通信路を逆方向に
    通信することを特徴とするプロセッサ間通信方式。
  2. 【請求項2】 請求項1において, 前記プロセッサ間通信制御部は,APLから拡張OS間
    のインタフェースであるシステムコールにより相手先を
    他プロセッサのAPLとするシステムコールを受け取る
    とシステムコールの発信元・宛先の識別情報を登録し
    て,自プロセッサ内のAPLを擬似し,他プロセッサの
    プロセッサ間通信制御部に対して該システムコールの情
    報を転送して, 他プロセッサのプロセッサ間通信制御部は,前記転送情
    報内の識別情報を登録すると,自プロセッサ内の宛先A
    PLに対してシステムコールを送信し,該APLは結果
    データを前記プロセッサ間通信制御部に送信することを
    特徴とするプロセッサ間通信方式。
  3. 【請求項3】 請求項1において, 一方のプロセッサ間通信制御部は,自プロセッサ内のA
    PLとの間の送受信用のメッセージ格納領域を確保して
    APLとメッセージ格納領域の対応関係情報を登録する
    と共に,他のプロセッサのプロセッサ間通信制御部に対
    して該対応関係情報を通知し, 他のプロセッサのプロセッサ間通信制御部は,自プロセ
    ッサ内のAPLとの間の送受信用のメッセージ格納領域
    を確保すると共に,前記送信されてきた対応関係情報を
    登録し, 前記2つのプロセッサ間通信制御部の間は前記登録され
    た対応関係情報に従ってメッセージ格納領域情報を付加
    したメッセージの転送を行うことを特徴とするプロセッ
    サ間通信方式。
JP3273776A 1991-10-22 1991-10-22 プロセッサ間通信方式 Pending JPH05324574A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3273776A JPH05324574A (ja) 1991-10-22 1991-10-22 プロセッサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3273776A JPH05324574A (ja) 1991-10-22 1991-10-22 プロセッサ間通信方式

Publications (1)

Publication Number Publication Date
JPH05324574A true JPH05324574A (ja) 1993-12-07

Family

ID=17532418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3273776A Pending JPH05324574A (ja) 1991-10-22 1991-10-22 プロセッサ間通信方式

Country Status (1)

Country Link
JP (1) JPH05324574A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418703B2 (en) 2002-03-20 2008-08-26 Nec Corporation Parallel processing system by OS for single processor
US7526673B2 (en) 2003-03-31 2009-04-28 Nec Corporation Parallel processing system by OS for single processors and parallel processing program
JP2013016132A (ja) * 2011-07-06 2013-01-24 Canon Inc 通信制御装置、通信制御システム、通信制御方法およびプログラム
US8443377B2 (en) 2004-03-17 2013-05-14 Nec Corporation Parallel processing system running an OS for single processors and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418703B2 (en) 2002-03-20 2008-08-26 Nec Corporation Parallel processing system by OS for single processor
US7526673B2 (en) 2003-03-31 2009-04-28 Nec Corporation Parallel processing system by OS for single processors and parallel processing program
US8443377B2 (en) 2004-03-17 2013-05-14 Nec Corporation Parallel processing system running an OS for single processors and method thereof
JP2013016132A (ja) * 2011-07-06 2013-01-24 Canon Inc 通信制御装置、通信制御システム、通信制御方法およびプログラム

Similar Documents

Publication Publication Date Title
US7123991B2 (en) Method for the exchange of data between controls of machines, particularly robots
US5748897A (en) Apparatus and method for operating an aggregation of server computers using a dual-role proxy server computer
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
JPH05324574A (ja) プロセッサ間通信方式
JP3362349B2 (ja) エミュレーション方法およびエミュレータ装置
KR20140049837A (ko) 로봇 소프트웨어 컴포넌트를 위한 디바이스 공유 장치 및 방법
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
JP2002268712A (ja) 制御装置及びネットワークシステム
US6710620B2 (en) Bus interface for I/O device with memory
JPS58158732A (ja) プロセツサ間通信方式
EP1242900B1 (en) Inter process communication in a distributed processing system
JP3085730B2 (ja) 複合cpuシステムの並列シミュレーション方式
US5398233A (en) Method of resetting coupled modules and system using the method
JP2693460B2 (ja) 分散ネットワーク・システム
JPH08272644A (ja) 分散処理装置で実行されるプログラムのデバッグ方法
JPH03191429A (ja) オブジェクト管理方式
JPH04273327A (ja) 静的並列処理用プログラムの作成支援装置
JPH02297633A (ja) タスク管理方式
KR0143742B1 (ko) 다중처리 시스템을 위한 데이타 통신방법
JPS61217840A (ja) 組込みマイクロコンピユ−タの開発装置
JP2563082Y2 (ja) 疑似通信制御装置
JPS62145460A (ja) 通信制御方式
JPH02231668A (ja) 分散システムのジョブ発生方式
JPH0374751A (ja) 入出力制御装置
JPH0442692B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001226