JPH0442692B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はストアドプログラム（stored
program）方式演算制御装置のプログラムのデバ
ツグを行うプログラムデバツグシステムに関する
ものである。

〔従来の技術〕

従来のプログラムデバツグシステムではデバツ
グの対象となるプログラムを実行する演算制御装
置１台に対しプログラムデバツグ装置１台を接続
してプログラムデバツグを行つた。

第３図はこのような従来のプログラムデバツグ
システムを示すブロツク図で、図において１００
はプログラムを実行する演算制御装置、２１０は
プログラムデバツグ装置、３１０は接続ケーブル
である。また演算制御装置１００内で１０１はプ
ログラムメモリ、１０２は実行部、１０３はスケ
ジユーラ、１０４はスケジユール管理テーブル、
１０５はマツピング部、１１９はサービス部で、
サービス部１１９はサービス処理部１０６、要求
格納メモリ１１７、応答格納メモリ１１８から構
成される。１１４はインタフエースである。プロ
グラムデバツグ装置２１０内で２０１はインタフ
エース、２０２は処理部、２０３はキーボード
（以下KBDと略記する）、２０４はブラウン管表
示装置（以下CRTと略記する）である。

スケジユーラ１０３は複数のタスクに対し、タ
スクの実行順序等を制御し、スケジユール管理テ
ーブル１０４にはタスクごとの実行管理情報が設
定される。演算制御装置１００としての本来の動
作はプログラムメモリ１０１、実行部１０２、ス
ケジユーラ１０３、スケジユール管理テーブル１
０４において実行され、サービス部１１９はプロ
グラムデバツグ装置２１０に対するサービスを提
供し、サービス部１１９とプログラムデバツグ装
置２１０との間の情報の交換はインタフエース１
１４及び２０１を介して行われる。要求格納メモ
リ１１７はプログラムデバツグ装置２１０からの
要求信号を一時記憶し、応答格納メモリ１１８は
プログラムデバツグ装置２１０へ出力する応答信
号を一時記憶する。マツピング部１０５はプログ
ラムデバツグ装置２１０で使用するアドレスと演
算制御装置１００内のアドレスとの相互変換を行
う。

プログラムデバツグを行う操作者はKBD２０
３から入力を行い、CRT２０４の表示を観察す
ることによつて判断する。

次に動作について説明する。プログラムデバツ
グはタスクごとに行われる。操作者がKBD２０
３を用いてプログラムデバツグを要求するタスク
名を処理部２０２に入力すると処理部２０２はこ
れを当該タスクに対応するプログラムデバツグを
要求する要求信号としてインタフエース２０１，
１１４を経てサービス部１１９へ送信する。サー
ビス部１１９はこの要求信号を要求格納メモリ１
１７に一時記憶する。サービス処理部１０６は要
求格納メモリ１１７の内容を読出して解釈しその
内容に従つた処理を行う。たとえば、要求格納メ
モリ１１７に記憶されている要求信号の内容が、
タスクNo.Ａの部分のプログラムをプログラムメモ
リ１０１に書込む要求であれば、マツピング部１
０５を経由して、プログラムメモリ１０１のタス
クNo.Ａの記憶領域として割当てられている領域へ
補助記憶装置から読出したタスクNo.Ａに対応する
部分のプログラムを書込む。この書込みが終ると
書込み終了の応答信号を応答格納メモリ１１８に
一時記憶した上適宜な時点でこの応答格納メモリ
１１８の内容を読出してインタフエース１１４，
２０１を介して処理部２０２に送りCRT２０４
に表示することができる。

以上のような動作によりタスク対応のプログラ
ムの書込み、読出し、実行管理情報の読出し、書
込み、タスク実行の起動、停止等プログラムデバ
ツグのために必要な処理を行わせることができ
る。

一方、タスク対応のプログラムがプログラムメ
モリ１０１に書込まれ、タスクの実行管理情報が
スケジユール管理テーブル１０４に書込まれた
後、プログラムデバツグ装置２１０からタスク実
行起動要求がスケジユーラ１０３に対して与えら
れると、スケジユーラ１０３はスケジユール管理
テーブル１０４の内容に従い、実行起動を実行部
１０２に要求する。

実行部１０２は実行起動要求されたタスクに対
応するプログラムをプログラムメモリ１０１から
順次読出して演算制御処理を行う。処理結果が応
答格納メモリ１１８に一時記憶され、プログラム
デバツグ装置２１０に送られCRT２０４に表示
されて操作者によりデバツグの要否が判定され
る。

演算制御装置１００はスケジユーラ１０３とス
ケジユール管理テーブル１０４とを備えていて、
実際の演算制御を行う場合には、複数のタスクを
時分割方式によつて並列に実行することができる
けれども、プログラムデバツグの場合はタスクご
とに順序デバツグを行う。

複数のタスクを並列に実行する場合は、スケジ
ユーラ１０３がスケジユール管理テーブル１０４
に格納されたタスクごとの実行優先度等に従つ
て、タスクごとの実行順序を決定する。

〔発明が解決しようとする問題点〕

以上のように従来のデバツグシステムでは１台
の演算制御装置に対して１台のプログラムデバツ
グ装置を接続してプログラムデバツグを行うの
で、複数のタスクに対するプログラムデバツグを
行うには、タスクごとに順次実行しなければなら
ず、デバツグのために必要な時間が長くなるとい
う問題点があつた。

この発明は上記のような問題点を解決するため
になされたもので、複数のタスクのプログラムデ
バツグを並列に実行することのできるプログラム
デバツグシステムを得ることを目的とする。

〔問題点を解決するための手段〕

この発明のプログラムデバツグシステムでは１
台の演算制御装置に複数台のプログラムデバツグ
装置を並列に接続し、演算制御装置側に複数台の
プログラムデバツグ装置との間の通信を制御する
通信制御部と、複数台のプログラムデバツグ装置
間での競合を制御する競合制御部とを設けること
により、複数のタスクに対応するプログラムデバ
ツグを同時に実行することができるようにした。

〔作用〕

複数のタスクに対応するプログラムのデバツグ
を同時に行うことができるのでプログラムデバツ
グに必要な時間を短縮することができる。

〔実施例〕

以下この発明の実施例を図面について説明す
る。第１図はこの発明の一実施例を示すブロツク
図で、第３図と同一符号は同一又は相当部分を示
し、１０７は第３図の１１７に対応する要求格納
メモリであるが、要求格納メモリ１１７には複数
のプログラムデバツグ装置の各装置からの要求信
号を各装置別に格納する。１０８は第３図の１１
８に対応する応答格納メモリであるが、応答格納
メモリ１０８には各プログラムデバツグ装置への
応答信号を各装置別に格納する。１０９は第３図
１１９のサービス部に対応するサービス部である
が、サービス部１０９は複数のプログラムデバツ
グ装置に対するサービスを時分割で実行する。１
１０は競合制御部でサービスタスク番号格納メモ
リ１１１と競合処理部１１２を含み、同一のタス
クに対応するプログラムの部分が誤つて重複して
プログラムデバツグの対象とならぬように制御す
る。１１３は通信制御部である。

また、２００ａ，２００ｂ，２００ｃはそれぞ
れプログラムデバツグ装置を示し各プログラムデ
バツグ装置の内部構成は同一であるので、プログ
ラムデバツグ装置２００ａだけの内容を示してあ
る。２０５は占有要求部で、処理部２０２を介し
てタスク占有要求信号を送出し、２０６は占有解
除部で、処理部２０２を介してタスク占有解除要
求信号を出力する。３００は共通の伝送路であ
る。

第２図は演算制御装置１００と各プログラムデ
バツグ装置２００ａ，２００ｂ，２００ｃ間に共
通の伝送路３００を介してデータ伝送を行う場合
の時分割フオーマツトの一例を示し、２０は同期
信号スロツト、２１，２３，２５はそれぞれプロ
グラムデバツグ装置２００ａ，２００ｂ，２００
ｃからのデータ送信に割当てられるスロツト、２
２，２４，２６はそれぞれプログラムデバツグ装
置２００ａ，２００ｂ，２００ｃに対するデータ
を演算制御装置１００から送出するために割当て
られるスロツトで、同期信号２０から次の同期信
号２０までが１フレームを構成する。

以下、動作について説明する。通信制御部１１
３は特定のビツトパタンによつて構成される同期
信号を１フレームごとに伝送路３００上に送出し
ている。各プログラムデバツグ装置２００ａ，２
００ｂ，２００ｃの処理部２０２は伝送路３００
上の同期信号２０を検出することによつて自局の
送信に割当てられたスロツト位置を知つてそのス
ロツト位置において要求信号を送信する。この要
求信号は発信元のプログラムデバツグ装置別に要
求格納メモリ１０７に格納される。また、宛先の
プログラムデバツグ装置別に応答格納メモリ１０
８に格納されている応答信号は、宛先に応じてそ
れぞれスロツト２２，２４，２６によつて伝送路
３００上に送出される。各プログラムデバツグ装
置は自局の受信に割当てられたスロツト内の信号
だけを取り込む。

サービスタスク番号格納メモリ１１１中にはプ
ログラムデバツグが完了したタスクのタスク番号
及び現時点でプログラムデバツグ中のタスクのタ
スク番号が、対応するプログラムデバツグ装置の
番号と共に記憶されている。

各プログラムデバツグ装置の動作は伝送路３０
０上のデータ伝送が時分割されている点と、実行
部１０２におけるタスクの実行がスケジユーラ１
０３の制御によつて時分割的に実行される点以外
では、どのプログラムデバツグ装置においても同
様であるので、以下プログラムデバツグ装置２０
０ａについて説明する。

KBD２０３からの入力により占有要求部２０
５から処理部２０２を経てタスクNo.Ｘ（Ｘは操作
者が選定する）に対する占有要求信号を送出す
る。この信号は競合処理部１１２によつて処理さ
れるが、競合処理部１１２はNo.Ｘのタスクがサー
ビスタスク番号格納メモリ１１１に既に書込まれ
ているか否かを調べ書込まれていた場合は通信ス
ロツト２２を用いてその占有要求は許可されない
旨の応答を行う。この応答はCRT２０４に表示
され、操作者は占有要求のタスクNo.を変更する。
競合処理部１１２における処理によつてタスクNo.
Ｘがサービスタスク番号格納メモリ１１１に未登
録であつた場合はこれを登録し、プログラムデバ
ツグ装置２００ａに対し占有要求が許可されたこ
とを通知し、かつタスクNo.Ｘをサービス部１０９
を経てスケジユール管理テーブル１０４に書込
む。

スケジユーラ１０３はスケジユール管理テーブ
ル１０４に現在実行中として登録されている各タ
スクに対し時分割的に実行部１０２を制御して当
該タスクを実行する。此処での時分割は通信制御
部１１３における時分割とは直接の関係はない。
サービス部１０９はスケジユーラ１０３による時
分割で各タスクが実行されているとき、その時分
割に合せて、実行中のタスクに対する要求信号を
要求格納メモリ１０７から読出して実行部１０２
に与え、かつマツピング部１０５を介してプログ
ラムメモリ１０１に与え、実行結果を応答格納メ
モリ１０８の当該タスクに対応する欄に書込む。
応答格納メモリ１０８の内容は通信制御部１１３
により時分割の通信スロツトに入れられて各プロ
グラムデバツグ装置に送出される。

プログラムデバツグ装置２００ａがタスクNo.Ｘ
に対応するプログラムデバツグを終ると占有解除
部２０６からの占有解除要求信号を送出する。こ
の占有解除要求信号は競合制御部１１０、サービ
ス部１０９、マツピング部１０５を経てスケジユ
ール管理テーブル１０４内のタスクNo.Ｘに対する
情報を消去する。

以上のように動作するので、各プログラムデバ
ツグ装置２００ａ，２００ｂ，２００ｃでは自局
に割当てられた通信スロツトを用いて演算制御装
置１００との間にデータ伝送をする以外は、他の
プログラムデバツグ装置を何ら考慮することな
く、占有したタスクに対するプログラムデバツグ
を実行することができる。すなわち、データの送
受信における時分割とタスクの占有と占有解除以
外の動作に関しては第１図の各プログラムデバツ
グ装置２００ａ，２００ｂ，２００ｃはそれぞれ
第３図のプログラムデバツグ装置２１０と同様の
動作をするのでその動作の説明は省略する。

なお、上記実施例では共通の伝送路に接続され
る演算制御装置１００が１台の場合について説明
したが、複数の演算制御装置と複数のプログラム
デバツグ装置が共通の伝送路に接続される構成と
することもできる。但し、この場合同期信号の送
出を担当する演算制御装置はいずれか単一の演算
制御装置とする。

また、他のプログラムデバツグ装置の占有中の
タスクに対してもその占有に支障を与えないよう
な動作、たとえば、プログラムメモリからの読出
し等は、すべてのプログラムデバツグ装置におい
て実行できるように構成することもできる。

〔発明の効果〕

以上のようにこの発明によれば、複数台のプロ
グラムデバツグ装置をタスク別に並列に動作する
ようにしたので、プログラムデバツグに要する時
間を綜合的に短縮することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図における時分割データ伝送を
示すフオーマツト図、第３図は従来の装置を示す
ブロツク図。 １００は演算制御装置、２００ａ，２００ｂ，
２００ｃはそれぞれプログラムデバツグ装置、３
００は共通の伝送路、１０１はプログラムメモ
リ、１０２は実行部、１０３はスケジユーラ、１
０４はスケジユール管理テーブル、１０５はマツ
ピング部、１０７は要求格納メモリ、１０８は応
答格納メモリ、１０９はサービス部、１１０は競
合制御部、１１１はサービスタスク番号格納メモ
リ、１１３は通信制御部。尚、各図中同一符号は
同一又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ プログラムを格納するプログラムメモリと、
   このプログラムメモリからプログラムを読出して
   実行する実行部と、この実行部において実行すべ
   きタスクの実行順序を制御するスケジユーラと、
   複数のタスクに対しタスクごとの実行管理情報を
   記憶するスケジユール管理テーブルとを備えてマ
   ルチタスク実行を行うストアドプログラム方式演
   算制御装置、 この演算制御装置に対し共通の伝送路を介して
   互に並列に接続される複数のプログラムデバツグ
   装置、 上記演算制御装置内に設けられ、当該演算制御
   装置と上記複数のプログラムデバツグ装置の各デ
   バツグ装置との間の時分割方式による信号伝送を
   制御する通信制御部、 上記演算制御装置内に設けられ、プログラムバ
   ツグサービスの開始されたタスク番号を登録する
   サービスタスク番号格納メモリ、 上記演算制御装置内に設けられ、上記複数のプ
   ログラムデバツグ装置からの要求に対するサービ
   スを提供するサービス部、 このサービス部内に設けられ、上記複数のプロ
   グラムデバツグ装置からの要求信号を各デバツグ
   装置別に一時記憶する要求格納メモリ、及び上記
   複数のプログラムデバツグ装置へ送出すべき応答
   信号を各デバツグ装置別に一時記憶する応答格納
   メモリ、 プログラムデバツグ装置からタスク番号を指定
   した占有要求に対し、上記サービスタスク番号格
   納メモリを調査し、登録済のタスク番号に対して
   は上記占有要求を拒絶し、登録未済のタスク番号
   に対しては上記占有要求に許可を与えこれを上記
   サービスタスク番号格納メモリに登録した後、上
   記サービスタスク番号格納メモリを修正する手
   段、 プログラムデバツグ装置からタスク番号を指定
   した占有解除要求に対し当該デバツグ装置が当該
   タスクを占有中であることを確認した後上記サー
   ビスタスク番号格納メモリを修正する手段、 上記スケジユール管理テーブルの内容に従い上
   記スケジユーラにおいてタスクの実行を時分割に
   実行するに際し、実行中のタスクに対応する要求
   格納メモリ内の要求信号を読出して上記実行部に
   与え、実行結果の信号を上記応答格納メモリに書
   込む手段、 上記複数のプログラムデバツグ装置の各デバツ
   グ装置が、当該デバツグ装置が占有したタスクに
   対応するプログラムデバツグのために必要な要求
   信号を送出して上記要求格納メモリに格納し、こ
   の要求信号に対応し上記応答格納メモリを経て当
   該デバツグ装置に送られる応答信号を受信して表
   示する手段、 を備えたプログラムデバツグシステム。