JPH024015B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデバツグ方式、特に複数のオンライン
プログラムデバツグ用装置によるデバツグ方式に
関する。

従来のデバツグ方式はデバツグ用装置に組込ま
れた操作パネル及びその制御部を直接操作してオ
ンラインプログラムデバツグを実施している。

従来のデバツグ方式の一例について、第１図及
び第２図を参照して説明する。第１図は従来のデ
バツグ方式の一構成例を示す、機能ブロツク図、
又第２図は第１図において主記憶装置から記憶の
一部を読出す動作を示すフローチヤートである。
第１図において、操作パネル１１は、操作パネル
制御部１２から表示データ線１４１により送られ
るデータを表示する表示パネル１１１、数字及び
６種類のアルフアベツドから成り一つづつ押下し
て設定データを送出するデータ設定キー１１２、
設定するレジスタ及び指定する機能を送出するレ
ジスタ及び機能指定キー１１３並びに操作パネル
１１上の操作を有効にする有効キー１１４を備
え、操作パネル制御部１２は、設定データを操作
パネル１１からデータ線１４２経由で受付け表示
パネル１１１に向け出力すると共にデバツグ用装
置１３へデータ線１５２により転送するデータ受
付回路１２２、このデータ受付回路１２２から及
びデータ線１５１経由でデバツグ用装置１３から
転送されたデータを受け表示できる形態に設定し
て直ちに表示パネル１１１にそのデータを転送す
るデータ設定回路１２１、レジスタ及び機能の指
定情報を制御線１４３を経由して受けデバツグ用
装置１３に制御線１５３を経て転送する制御情報
転送回路１２３並びに有効指定線１４４を経て有
効指定を受け設定又は指定操作した内容を有効に
する有効指定回路１２４を備え、デバツグ用装置
１３に主記憶装置（MM）１３１及び中央処理装
置（CPU）１３２を含み、この中央処理装置１
３２は主記憶装置１３１の出力を受信する主記憶
装置用一時記憶レジスタ１３３、操作パネル制御
部１２とのデータ授受のための一時記憶レジスタ
１３４、主記憶アドレスレジスタ１３５及び演算
回路・制御用記憶回路等を備え所定の制御を行う
制御部１３６を含む。

次に第１図及び第２図を参照して主記憶装置１
３１の番地“0100”に記憶されたデータ“1000”
を読出す動作について説明する。まず記憶装置の
番地“0100”を設定するために操作パネル１１の
設定キー１１２で第１の番地数字“０”を押す
（動作ステツプＳ１）。このデータ“０”はデータ
線１４２→データ受付回路１２２（一時記憶）→
データ線１５２→一時記憶レジスタ１３４、（一
時記憶）→データ線１５１の径路でデータ設定回
路１２１に到達し、このデータ設定回路１２１に
よりデータ線１４１経由で表示パネル１１１の１
桁目に表示される（動作ステツプＳ２）。動作ス
テツプＳ１では続いてデータ設定キー１１２で第
２〜第４の番地数字“１”、“０”、“０”がそれぞ
れ押される（動作ステツプＳ１）と、上記動作ス
テツプＳ２と同一動作手順を経て前記の押された
数字が表示パネル１１１の一桁目に表示され、以
前に押された数字は１桁繰り上つて番字データ
“0100”が表示され（動作ステツプＳ２）、番地が
データとしてデータ線１５４を介して一時記憶レ
ジスタ１３４に正しく入力されたことを示す。次
に前記数字データ“0100”を主記憶アドレスレジ
スタ１３５に設定するためにレジスタ及び機能指
定キー１１３で、使用レジスタを指定する主記憶
アドレスレジスタ指定情報“MAR”のキーを押
す（動作ステツプＳ４）。この“MAR”キーの
指定は設定された数字データ“0100”が主記憶装
置（MM）１３１の番地であることを示し、指定
情報“MAR”が制御線１４３→制御情報転送回
路１２３→制御線１５３の径路で制御部１３６へ
入力される（動作ステツプＳ５）。動作ステツプ
Ｓ５により制御部１３６は、動作ステツプＳ２で
受信し一時記憶したデータを一時記憶回路１３４
から主記憶アドレスレジスタ１３５へ移す（動作
ステツプＳ６）。指定情報“MAR”に続いて機
能キーのうち主記憶装置１３１の読出し機能の
“MMREAD”キーを押す（動作ステツプＳ７）
ことにより、この情報は制御線１４３、制御情報
転送回路１２３及び制御線１５３経由制御部１３
６へ転送され（動作ステツプＳ８）、制御部１３
６は主記憶装置１３１へ主記憶アドレスレジスタ
３５からら番地“0100”を送りこの記憶データの
送出（読出し）を要請する（動作ステツプ９）。
この動作ステツプＳ９により主記憶装置１３１は
指定番地“0100”に記憶されるデータ“1000”を
主記憶装置用一時記憶レジスタ１３３へ出力する
が、このデータ“1000”は操作パネルへ転送のた
め制御部１３６により直ちに一時記憶レジスタ１
３４へ転送され更にデータ線１５１経由データ設
定回路１２１まで到達する（動作ステツプＳ１
０）。動作ステツプＳ１０によりデータ設定回路
１２１は受信した“1000”を第１数字から順次送
出して表示パネル１１１に表示させる（動作ステ
ツプＳ１１）ので内容を確認できる。

このように従来のデバツグ方式は、操作パネル
を一人が占有し一つのデバツグ用装置を使用する
ことになる上、この占有時間はパネル操作以外に
準備、余裕の時間を多目にとりデバツグ用時間の
割当てを受けるので、デバツグ用装置の稼動率が
低下し、この結果デバツグ用装置の数の増加を生
じ経済性が悪化するという欠点がある。

本発明の目的は、端末機器を有する情報処理装
置を備えデバツグ用装置との間を接続装置で結合
することにより上記欠点を除去し、デバツグ用装
置の稼動率を向上させ、且つ端末機器を良好な環
境に設置してデバツグ環境を改善し、又システム
の経済性を向上させ得るデバツグ方式を提供する
ことにある。

本発明によるデバツグ方式は、それぞれ中央処
理装置、主記憶装置を有し情報の高速実時間処理
をする複数のデバツグ用装置を用いてデバツグを
実行するデバツグ方式において、入出力装置であ
る複数の端末装置を含む一つの情報処理装置と、
それぞれが前記デバツグ用装置の一つ及び前記情
報処理装置が備える入出力バスに接続され前記デ
バツグ用装置の数と同数である接続装置とを備
え、該接続装置は前記情報処理装置から受信する
デバツグ用装置の装置アドレスを判定するアドレ
ス判定手段と、デバツグに必要な設定データを前
記情報処理装置から受信し前記デバツグ用装置の
中央処理装置に送出する入力データ受付転送手段
と、前記デバツグ用装置の中央処理装置から出力
データがあるときは該出力データを前記情報処理
装置に送出する出力データ受付転送手段と、デバ
ツグに必要な機能情報、制御情報を前記情報処理
装置から受信し前記デバツグ用装置の中央処理装
置に送出すると共に前記情報処理装置から制御情
報を受信し所定の制御を行う情報転送制御手段と
を備え、且つ前記情報処理装置は一つの端末装置
が一つのデバツグ用装置を使用するとき該デバツ
グ用装置に命令単位で使用中表示を設定するとと
もに他の端末装置から該デバツグ用装置を呼出す
と呼出した端末装置へ“待合”指示を送出する一
方、前記端末装置が使用中のデバツグ用装置との
接続を終了したとき使用中表示を消滅させるとと
もに他の端末装置への“待合”指示を解除する中
央処理装置を有することを特徴とする。

次に本発明について第３図乃至第５図を参照し
て説明する。第３図は本発明のデバツグ方式の一
実施例を示す構成ブロツク図、又第４図及び第５
図は第３図においてデバツグ用装置の主記憶装置
から記憶の一部を読出す動作を示す一連のフロー
チヤートである。

第３図において、第１図と同じ構成要素である
デバツグ用装置１３及びその内部のものには同一
符号が付してある。汎用情報処理装置３０は、複
数（01〜ｉ）の端末機器３０１、主記憶装置３０
５及び演算部制御部を有する汎用中央処理装置
（CPU）３０６で構成され入出力バス３０４にイ
ンタフエイス線３２で接続される複数（01〜ｉ）
の接続装置３１を介してデバツグ用装置１３と接
続し被デバツグプログラムの所定機能実行をチエ
ツクする。端末機器３０１はCRT表示装置３０
２を入出力装置としタイプライタ形電鍵盤３０３
を入力装置として備える。接続装置３１は、デバ
ツグ用装置１３の出力データをデータ線１５１経
由で受けデータ線３２１で汎用情報処理装置３０
へ転送する出力データ受付転送回路３１１、デバ
ツグ機能のために必要なデータをデータ線３２２
経由で汎用情報処理装置３０から受けデータ線１
５２経由でデバツグ用装置１３へ入力する入力デ
ータ受付転送回路３１２、使用するレジスタ及び
所望の機能更に制御のための指定情報を汎用情報
処理装置３０から制御線３２３経由で受け制御線
１５３経由でデバツグ用装置１３へ転送し且つ必
要な制御情報をデバツグ用装置１３から受け接続
装置３１の制御をし更に必要情報を汎用情報処理
装置３０まで転送する情報転送制御回路３１３、
及び汎用情報処理装置３０の入出力バス３０４の
データを接続線３２４を経由し拾いあげ自己のア
ドレス番号を判定するアドレス判定回路３１４を
備え、デバツグ用装置１３を用いてデバツグを実
行する。デバツグ用装置１３は既に第１図及び第
２図を参照して説明したので省略する。

次に第３図乃至第５図を参照して、複数のうち
番号“ｉ”の端末装置３０１−ｉを操作しアドレ
ス“01”のデバツグ用装置１３−０１の主記憶装
置（MM）１３１−０１からアドレス“0100”の
記憶データ“1000”を読出す動作の一例について
説明する。まず、タイプライタ形電鍵盤３０３−
ｉからコマンド打込要求情報“RQ”や打込まれ
ると、入出力バス３０４を経て中央処理装置
（CPU）３０６が前記情報“RQ”を受けCRT表
示装置３０２−ｉに実行すべきコマンドの一覧を
表示すると共に次の要求に対する動作準備をする
（動作ステツプＳ１）。主記憶装置からデータを読
み出すコマンド“READ MM”が前記コマンド
の一表示から選定され電鍵盤３０３−ｉから打込
まれると、中央処理装置（CPU）３０６は前記
動作ステツプＳ１同様、コマンド“READ
MM”を表示装置３０２−ｉに表示（動作ステツ
プＳ２）し、次いで歩進キー“CR”が打込まれ
る（動作ステツプＳ３）と、中央処理装置
（CPU）３０６は前ステツプで表示したコマンド
“READ MM”を主記憶装置３０５における操
作中端末機器３０１−ｉの対応アドレス位置に記
憶すると共に質問コマンド“DM？”を表示装置
３０２−ｉに表示する（動作ステツプＳ４）。表
示されたコマンド“DM？”デバツグ用装置のア
ドレス指定を求めているので、電鍵盤３０３−ｉ
からデバツグ用装置アドレス“01”が打込まれる
ことによりアドレス“01”が前記同様表示され
（動作ステツプＳ５）、次いで歩進キー“CR”が
打込まれる（動作ステツプＳ６）と、中央処理装
置（CPU）３０６は主記憶装置３０５における
操作中端末機器３０１−ｉの別の対応アドレス位
置に指定デバツグ用装置アドレス“01”を記憶す
ると共に指定されたデバツグ用装置１３−０１の
使用状況を記憶情報からチエツクする（動作ステ
ツプＳ７）。動作ステツプＳ７に続く一方の動作
は、指定されたデバツグ用装置１３−０１の使用
状況が使用可能情報“０”の場合であり、中央処
理装置（UPU）３０６は使用状況情報を“０”
から“１”に書替えて使用不可能とすると共に次
の質問コマンド“ADDRESS？”を表示装置３
０２−ｉに表示する（動作ステツプＳ８）。表示
されたコマンド“ADDRESS？”は前記コマン
ド“READ MM”に対して必要な主記憶装置の
アドレスの問合せであり、所望のアドレス情報
“0100”が電鍵盤３０３−ｉから打込まれ（動作
ステツプＳ９）、次いで歩進キー“CR”が打込ま
れる（動作ステツプＳ１０）と、中央処理装置
（CPU）３０６が前記同様アドレス情報“0100”
を主記憶装置３０５に記憶する一方、他方では入
出力バス３０４を介して同期信号に対応させたデ
バツグ用装置アドレス“01”並びに少し遅れてア
ドレス情報“0100”及びコマンド“READ
MM”により作成された主記憶読み取り指定信号
を発信する（動作ステツプＳ１１）。接続装置３
１−０１は、常時入出力バス３０４を監視してお
り、動作ステツプＳ１１によりまず前記同期信号
を受付けると、次のデバツグ用装置アドレスを読
み込み、自己の装置アドレスと一致するときはア
ドレス情報“0100”及び主記憶読み取り指定信号
をそれぞれ入力データ受付転送回路３１２及び情
報転送制御回路３１３に引取る（動作ステツプＳ
１２）。又、デバツグ用装置アドレスと自己の装
置アドレスが不一致のときは、残りの情報は読み
取らない。アドレス情報“0100”及び主記憶読み
取り指定信号を受信した接続装置３１−０１は、
デバツグ用装置１３−０１へのアドレス情報
“0100”を入力データ受付転送回路３１２−０１
経由で一時記憶レジスタ１３４−０１へ転送する
（動作ステツプＳ１３）と共に情報転送制御回路
３１３−０１経由で、まず前記コマンド
“READ MM”から得たレジスタ指定情報
“MAR”を、次いで前記主記憶読取指定信号を
制御部１３６−０１へ転送する動作ステツプＳ１
４）。デバツグ用装置１３−０１の中央処理装置
１３２−０１に含まれる制御部１３６−０１は前
記第１図と同一動作手順で主記憶装置（MM）１
３１−０１からデータを読出す。即ち制御部１３
６−０１はレジスタ指定情報“MAR”を受信
（動作ステツプＳ１４）すると、一時記憶レジス
タ１３４−０１が動作ステツプＳ１３で受信した
アドレス情報“0100”を主記憶アドレスレジスタ
１３５−０１へ転送する（動作ステツプＳ１５）。
次いで制御部１３６−０１は主記憶アドレスレジ
スタ１３５−０１から主記憶装置１３１−０１へ
アドレス情報“0100”を送出する（動作ステツプ
Ｓ１６）と同時に受信した主記憶読取指定信号を
主記憶アドレスレジスタ１３５−０１を介して主
記憶装置１３１−０１に送りその記憶データの読
出しを要請する（動作ステツプＳ１７）。この要
請に従い主記憶装置１３１−０１はアドレス
“0100”からデータ“1000”を一時記憶レジスタ
１３３−０１へ送出し（動作ステツプＳ１８）、
この送出されたデータは更に接続装置３１−０１
に対する一時記憶レジスタ１３４−０１、出力デ
ータ受付転送回路３１１及び入出力バス３０４を
介して中央処理装置３０６に転送される（動作ス
テツプＳ１９）。この動作ステツプＳ１９により
中央処理装置３０６はデバツグ用装置１３−０１
の主記憶装置１３１−０１からの出力データを端
末機器３０１−ｉの表示装置３０２−ｉに読出情
報“READ DATA；1000”として表示し（動作
ステツプＳ２０）、次の要求受付が可能となる。
前記動作ステツプＳ１９で主記憶装置１３１−０
１からの出力データが終了したとき終了情報が制
御部１３６−０１から制御線１５３−０１経由情
報転送制御回路３１３−０１へ送られ接続装置３
１−０１を復旧させ、更に制御線３２３−０１、
入出力バス３０４経由中央処理装置３０６へ到達
し主記憶装置３０５のデバツグ用装置１３−０１
の番地の使用状況情報を使用中“１”から使用可
“０”へ変える（動作ステツプＳ２１）。動作ステ
ツプＳ７に続く他方の動作は指定されたデバツグ
用装置１３−０１の使用状況が使用中情報“１”
の場合で、このときは中央処理装置（CPU）３
０６が端末機器３０１−ｉの表示装置３０２−ｉ
に待合情報“WAIT”を表示する（動作ステツ
プＳ３０）。この情報“WAIT”表示の状態のと
きは中央処理装置３０６が別のコマンド要求をチ
エツク（動作ステツプＳ３１）するので、操作者
は当該コマンドを続行するか又は当該コマンド操
作を打切り、改めて情報“RQ”、別のコマンド
“又は”“CANCEL”を電鍵盤３０３−ｉから打
込むことができる。又、情報“WAIT”表示中
にデバツグ用装置１３−０１の使用状況が情報
“１”から“０”に変化し使用可能になつたとき
は、中央処理装置３０６が端末機器３０１−ｉの
表示盤３０２−ｉに質問コマンド
“ADDRESS？”を表示する動作ステツプＳ７か
らＳ８に続く。

以上説明したように第４図及び第５図における
動作ステツプＳ８からＳ２１までの間のみデバツ
グ用装置は使用中となりその他は他の端末からも
デバツグ用装置を使用可能となるので複数の端末
機器からデバツグを設定すれば準備時間を遊び時
間とせず実質稼動時間のみで占有されるのでデバ
ツグ用装置の稼動率を上げることができる。

本実施例では読出し機能のためデバツグ用装置
からの出力があるが、書込機能のときは出力がな
く第４図の動作ステツプＳ８の質問コマンド
“ADDRESS？”の表示に続いて書込番地情報を
打込むときは、中央処理装置３０６がこの情報を
表示すると共に一時記憶し且つ次の質問コマンド
“WRITE DATA？”を表示装置３０３−ｉに表
示するので、この表示に対して書込データの打込
み操作があり、この操作の終了が本動作の終了と
なるが、この場合も本実施例同様の機能を発揮で
きる。又、本実施例では入出力装置としてタイプ
ライタ形電鍵盤及びCRT表示装置としたが汎用
情報処理装置に接続可能なものであれば本実施例
同様の機能を十分発揮し、特に多量の出力にはプ
リンタ等の出力装置は欠かせない。又、CRT表
示装置容量より大きな出力の場合は後からの出力
が前のものを押出し最後の分のみ表示されるので
出力途中の停止、再開等の制御を必要とし、更に
デバツグとして内部状態の設定、読出し等の多機
能の発揮を必要とするが、これらは汎用情報処理
装置のプログラム制御によるもので、デバツグ用
装置との接続に関する機能は本実施例同様に発揮
できる。

本実施例によれば機械室に設置されるデバツグ
用装置から離れて通常の事務室内に端末機器を設
備できるので良好な人間環境が実現し、又複数の
端末機器からデバツグ作業が可能となり、更に一
つの端末機器からどのデバツグ用装置へも接続で
きるので、作業性を向上させることが出来る。

以上説明したように、本発明によれば接続装置
を接続する汎用情報処理装置がデバツグ制御機能
を持つと共にデバツグ用装置の選択機能を持ち、
端末機器がデバツグ用装置を占有する時間が実質
のデバツグ時間のみとなり複数の端末機器から連
続的に稼動させることによりデバツグ用装置の稼
動率を向上させ、システムの経済性をも向上させ
ることができるという効果が得られる。

【図面の簡単な説明】

第１図は従来のデバツグ方式の一構成例を示す
機能ブロツク図、第２図は第１図において主記憶
装置から記憶の一部を読出す動作手順を示すフロ
ーチヤート、第３図は本発明のデバツグ方式の一
実施例を示す構成ブロツク図、第４図及び第５図
は第３図においてデバツグ用装置の主記憶装置か
ら記憶の一部を読出す動作手順を示す一連のフロ
ーチヤートである。 １３……デバツグ用装置、３０……情報処理装
置、３１……接続装置、１３１，３０５……主記
憶装置（MM）、１３２，３０６……中央処理装
置（CPU）、１３３，１３４……一時記憶装置、
１３５……主記憶アドレスレジスタ、１３６……
制御部、３０１……端末機器、３０２……表示装
置、３０３……電鍵盤、３０４……入出力バス、
３１１……出力データ受付転送回路、３１２……
入力データ受付転送回路、３１３……情報転送制
御回路。

Claims (1)

【特許請求の範囲】
1. １ それぞれ中央処理装置、主記憶装置を有し情
   報の高速実時間処理をする複数のデバツグ用装置
   を用いてデバツグを実行するデバツグ方式におい
   て、入出力装置である複数の端末装置を含む一つ
   の情報処理装置と、それぞれが前記デバツグ用装
   置の一つ及び前記情報処理装置が備える入出力バ
   スに接続され前記デバツグ用装置の数と同数であ
   る接続装置とを備え、該接続装置は前記情報処理
   装置から受信するデバツグ用装置の装置アドレス
   を判定するアドレス判定手段と、デバツグな必要
   な設定データを前記情報処理装置から受信し前記
   デバツグ用装置の中央処理装置に送出する入力デ
   ータ受付転送手段と、前記デバツク用装置の中央
   処理装置から出力データがあるときは該出力デー
   タを前記情報処理装置に送出する出力データ受付
   転送手段と、デバツグに必要な機能情報、制御情
   報を前記情報処理装置から受信し前記デバツグ用
   装置の中央処理装置に送出すると共に前記情報処
   理装置から制御情報を受信し所定の制御を行う情
   報転送制御手段とを備え、且つ前記情報処理装置
   は一つの端末装置が一つのデバツグ用装置を使用
   するとき該デバツグ用装置に命令単位で使用中表
   示を設定するとともに他の端末装置から該デバツ
   グ用装置を呼出すと呼出した端末装置へ“待合”
   指示を送出する一方、前記端末装置が使用中のデ
   バツグ用装置との接続を終了したとき使用中表示
   を消滅させるとともに他の端末装置への“待合”
   指示を解除する中央処理装置を有することを特徴
   とするデバツグ方式。