JPH1139190A - 並列処理プログラムのデバッグシステム、及びそのデバッグ方法 - Google Patents

並列処理プログラムのデバッグシステム、及びそのデバッグ方法

Info

Publication number
JPH1139190A
JPH1139190A JP9196237A JP19623797A JPH1139190A JP H1139190 A JPH1139190 A JP H1139190A JP 9196237 A JP9196237 A JP 9196237A JP 19623797 A JP19623797 A JP 19623797A JP H1139190 A JPH1139190 A JP H1139190A
Authority
JP
Japan
Prior art keywords
command
debugging
processor
sequential
processing program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9196237A
Other languages
English (en)
Inventor
Yuji Sato
祐二 佐藤
Norihisa Murayama
則久 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9196237A priority Critical patent/JPH1139190A/ja
Priority to US09/047,952 priority patent/US6279104B1/en
Publication of JPH1139190A publication Critical patent/JPH1139190A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3664Environments for testing or debugging software

Abstract

(57)【要約】 【課題】 本発明はデータ並列型処理装置に係り、特に
本発明はデータ並列型処理装置の並列処理プログラムを
効率よくデバッグ処理し、並列処理プログラムの有効な
デバッグツールとしてプログラム開発支援に大きく寄与
するデバッグシステム、及びそのデバッグ方法を提供す
るものである。 【解決手段】 データ並列型処理装置のデバッグシステ
ムであり、複数の並列プロセス22ー1、22ー2、・
・・を、それぞれ対応する逐次デバッガ21ー1、21
ー2、・・・でデバッグ処理を行い、その処理結果を応
答情報として管理プロセス18に出力する。また、管理
プロセス18は応答情報を受信した元の理由を知ってお
り、デバッグコマンドに対する応答情報として利用し、
各逐次デバッガのデバッグ状態を管理する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数のプロセッサエ
レメントを使用してデータ処理を行うデータ並列型処理
装置に係り、特にその処理装置を駆動する並列処理プロ
グラムのデバッグシステム、及びそのデバッグ方法に関
する。
【0002】
【従来の技術】同じ演算処理を繰り返し、またパラメー
タを変えて計算を繰り返す科学技術計算用並列コンピュ
ータにおいては、演算処理を複数のプロセッサで分割し
て行うデータ並列型処理が行われている。この処理は、
同じ計算プログラムを複数のプロッセサに分割して行わ
せるため、それぞれのプロセッサエレメントは分割され
た計算処理の実行に必要なデータや変数のみを使用して
演算処理い、高速演算処理を実現するものである。
【0003】一方、ソフトウエア開発の最終段階におい
て、プログラムのソースコードや実行形式等を調べ、プ
ログラムやデータ、変数等の誤りを発見するデバック作
業は必要不可欠である。従来、このデバック処理は以下
のようなデバッガによって実行されていた。
【0004】すなわち、プロセッサユニット単位でプロ
グラムのデバッグを行う逐次デバッガである。1つのプ
ロセッサユニット内の処理プログラムのみをデバッグす
るデバッガであり、プロセッサユニット単位でプログラ
ムの動きを追いながら、例えばソースプログラムをある
行で止め、またデータや変数の内容をチェックしながら
デバック処理を行うものである。
【0005】
【発明が解決しようとする課題】しかしながら、複数の
プロセッサユニットを並列に接続するデータ並列処理装
置のプログラムをデバッグする場合、上述のようにプロ
セッサユニット毎にデバック作業を行うため煩雑な作業
が必要である。すなわち、複数のプロセッサエレメント
のそれぞれに対し、個々にデバック作業を行う必要があ
り、デバック作業が非効率であり、作業に長時間を要す
る。
【0006】そこで、本発明はデータ並列型処理装置の
並列処理プログラムを効率よくデバッグ処理し、並列処
理プログラムの有効なデバッグツールとしてプログラム
開発支援に大きく寄与するデバッグシステム、及びその
デバッグ方法を提供するものである。
【0007】
【課題を解決するための手段】請求項1記載の発明は上
記課題を解決するため、複数のプロセッサエレメントが
接続され、同じプログラムを前記複数のプロセッサエレ
メントで並列に処理するデータ並列型処理装置のデバッ
グシステムにおいて、前記各プロセッサエレメントの処
理プログラムのデバッグを行う逐次デバッガと、該逐次
デバッガに対しデバッグコマンドを出力し、各処理プロ
グラムのデバッグを行わせ、その結果である応答情報を
受信して前記データ並列処理装置のデバック管理を行う
管理プロセッサとを有する並列処理プログラムのデバッ
クシステムを提供することによって達成できる。
【0008】ここで、複数のプロセッサエレメントは、
同じプログラムを並列に処理するプロセッサであり、例
えば科学技術計算処理を行う際の並列プログラムが対象
である。また、各プロセッサユニットは専用のローカル
なメモリと共に、各プロセッサに配置された共有メモリ
をアクセスすることができ、例えばプロセッサは自己の
ローカルメモリと共に、共有メモリをアクセスすること
ができる。
【0009】また、逐次デバッガは、対応するプロセッ
サエレメントのプログラム処理のみをデバッグするデバ
ッガであり、管理プロセッサから出力されるデバッグコ
マンドに従ってデバック作業を行う。尚、デバッグコマ
ンドとしては、後述する「PRINT」コマンド、「B
REAK」コマンド、「CONTINUE」コマンド
「STEP」コマンド、「P.STAT」コマンド、等
を使用する。
【0010】また、管理プロセッサは各プロセッサエレ
メントにデバックコマンドを出力し、各プロセッサエレ
メントの逐次デバッグによって、対応するプロセッサエ
レメントのデータに対するデバッグ処理の結果得られる
情報を応答情報として受け取る。
【0011】このように構成することにより、管理プロ
セッサは各プロセッサエレメントの逐次デバッガに各種
デバックコマンドを出力し、逐次デバッガからの応答情
報を受信することによって全てのプロセッサエレメント
のプログラムの状態を把握でき、効率よくデバッグ管理
を行うことができると共に、効率よいデバッグ処理を行
うことができる。
【0012】請求項2の記載は、上記請求項1記載の発
明において、前記管理プロセッサは、例えばサーバプロ
セッサを介して前記デバッグコマンドを前記逐次デバッ
ガに出力し、サーバプロセッサを介して前記逐次デバッ
ガから出力される応答情報を入力する構成である。
【0013】すなわち、本例は上記管理プロセッサと逐
次デバッガ間のデバッグコマンド、及び応答情報の授受
をサーバプロセッサを介して行う構成である。本例にお
いてサーバプロセッサを使用する意味は、デバッグコマ
ンドや応答情報の授受をスムースに行うと共に、後述す
るように管理プロセッサの負担を軽減するためである。
【0014】請求項3の記載は、上記請求項1又は2記
載の発明において、前記デバッグコマンドの出力は、前
記複数の逐次デバッガの中の任意の逐次デバッガを選択
して行う構成である。
【0015】本例は複数のプロセッサエレメントの中で
選択したプロセッサエレメントのみにデバッグコマンド
を出力し、ユーザの希望するプロセッサエレメントのデ
バッグ状態を確認し、また例えば当該プロセッサエレメ
ントのローカルメモリのデータを確認し、又は変更する
等に使用する。
【0016】請求項4の記載は、上記請求項1又は2記
載の発明において、前記デバッグコマンドの出力は、例
えば前記複数の逐次デバッガの全てを選択して行う構成
である。
【0017】本例は上記請求項3の記載と異なり、全て
の逐次デバッガに対しデバッグコマンドを出力する構成
であり、ユーザは個々のプロセッサエレメントを意識す
ることなく各種デバッグコマンドを出力することができ
る。
【0018】すなわち、ユーザは複数のプロセッサエレ
メントを意識することなく、全ての逐次デバッガにデバ
ッグコマンドを出力しても、例えばローカルメモリから
データを読み出す場合、1のローカルメモリからしか必
要なデータが出力されず、従って必要なデータを確実に
読み出すことができる。
【0019】請求項5の記載は、上記請求項3又は4の
記載において、前記逐次デバッガの選択は、前記管理プ
ロセッサが行う構成である。このように構成することに
より、ユーザがプロセッサエレメントの選択を行わない
場合でも、管理プロセッサが全ての逐次デバッガを選択
するか、又は一部の逐次デバッガを選択するか決定する
構成である。したがって、この構成により、管理プロセ
ッサによって自動的にプロセッサエレメント(逐次デバ
ッガ)を選択することができる。
【0020】請求項6の記載は、上記請求項1又は2記
載の発明において、前記管理プロセッサは全ての逐次デ
バッガから応答情報が供給されるまで、次のデバッグコ
マンドを出力しない構成である。
【0021】例えば、上記処理によって全ての逐次デバ
ッガが選択された場合、全ての逐次デバッガから応答情
報が入力するまでが次のデバックコマンドを出力せず、
また一部の逐次デバッガを選択した場合、選択した逐次
デバッガから応答情報が入力するまでが次のデバックコ
マンドを出力しない構成である。
【0022】このように構成することにより、管理プロ
セッサに接続された複数のプロセッサエレメントのデバ
ック処理を一括管理しながら作業を進めることができ
る。請求項7の記載は、上記請求項1又は2記載の発明
において、前記管理プロセッサは全ての逐次デバッガか
ら応答情報が供給されない時、例えば状態表示を行う構
成である。
【0023】請求項8の記載は、前記請求項1又は2記
載の発明において、前記応答情報は、例えば前記逐次デ
バッガ毎にまとめて表示する構成である。すなわち、本
例は応答情報をデイスプレイに表示する際、各逐次デバ
ッガからの応答情報毎にまとめて表示する構成であり、
例えば上記「PRINT」コマンド、及び「SET」コ
マンドに対する応答情報を表示処理する場合である。
【0024】このように構成することにより、例えば、
1つの逐次デバッガからの応答情報が数行分の情報を有
する場合でも、同じ逐次デバッガからの応答情報は連続
して表示され、他の逐次デバッガからの応答情報が混入
することがないので、デバッグの結果が極めて見やすい
表示となる。
【0025】請求項9の記載は、前記請求項8記載の発
明において、前記逐次デバッガ毎にまとめて表示される
応答情報は、優先度に従って順番に表示される構成であ
る。ここで、上記優先度としては、単に若い番号の逐次
デバッガからの応答情報順に表示する場合や、ユーザの
設定に従って決められた表示の優先順位である。
【0026】請求項10の記載は、前記請求項8の記載
において、前記応答情報が、冗長な情報であるとき表示
を削除する構成である。ここで、上記冗長な情報とは、
逐次デバッガからの応答情報が重複する場合であり、こ
の場合例えば1の逐次デバッガをカレントとし、この逐
次デバッガからの応答情報のみを表示し、他の逐次デバ
ッガからの応答情報を冗長な情報として削除するもので
ある。
【0027】このように構成することにより、重複する
表示をなくし、効率よい表示を行い、データ並列型処理
装置における各逐次デバッガからの応答情報をより見や
すくするものである。請求項11の記載は、上記請求項
1又は2記載の発明のおいて、前記応答情報には、逐次
デバッガの識別情報が付加される構成である。
【0028】上記応答情報に当該応答情報を出力した逐
次デバッガの識別情報を付加することによって、例えば
上記逐次デバッガ毎の応答情報の表示を可能とする。但
し、上記逐次デバッガ毎の応答情報の表示は、上記識別
情報の付加に限って可能となるものではない。また、こ
の応答情報が付加される場合には、「PRINT」コマ
ンド、「SET」コマンド、「BREAK」コマンド、
「CONTINUE」コマンド、等のコマンドに対する
応答情報である。
【0029】請求項12の記載は、上記請求項11記載
の発明において、前記識別情報の付加は管理プロセッサ
が行う構成である。すなわち、本例は上記識別情報の付
加を管理プロセッサが行うものであり、逐次デバッガか
ら供給される応答情報に対して識別ラベル等の識別情報
を付加し、この識別情報に従って応答情報を表示する。
【0030】請求項13の記載は、上記請求項11記載
の発明において、前記識別情報の付加はサーバプロセッ
サが行う構成である。前記請求項12は管理プロセッサ
によって識別情報を付加したのに対し、本例はサーバプ
ロセッサによって識別情報を付加する構成であり、この
ように構成することのにより、管理プロセッサの負担を
軽減することができる。
【0031】請求項14の記載は、上記請求項1又は2
の記載において、前記プロセッサエレメントには、各プ
ロセッサエレメントのみがアクセスできるローカルメモ
リと、全てプロセッサエレメントがその対応するプロセ
ッサエレメントを介してアクセスできる共有メモリとを
有し、所定アドレスのデバッグコマンドが入力され、当
該アドレスが所定プロセッサエレメントのローカルメモ
リに対応する時、転送関数を使用して当該アドレスの対
応するプロセッサエレメントの共有メモリの変数領域を
アクセスする構成である。
【0032】請求項15の記載は、上記請求項1又は2
記載の発明において、前記応答情報は、例えば前記管理
プロセッサに設けられたデイスプレイの基本ウインドウ
に表示する構成である。
【0033】また、請求項16の記載は、上記請求項1
又は2記載の発明において、前記状態表示は、前記管理
プロセッサに設けられたデイスプレイの基本ウインドウ
内に表示する構成である。
【0034】さらに、請求項17の記載は、上記請求項
15又は16の記載において、前記デイスプレイには、
ソースプログラムの表示を行うプロセスウインドウも作
成する構成である。
【0035】このように構成することにより、基本ウイ
ンドウには上記応答情報の表示を行い、プロセスウイン
ドウにソース表示を行うことによって、両者を比較する
ことができる。同様に、基本ウインドウには上記状態表
示を行い、プロセスウインドウにソース表示を行うこと
によっても、両者を比較することができる。
【0036】請求項18の記載は、前記請求項1又は2
記載の発明において、前記デバッグコマンドは、状態表
示コマンドである。この状態表示コマンドは、プリント
命令やデータ変更命令が出力された後、出力されるコマ
ンドであり、例えば管理プロセッサに記憶する情報を表
示する。このように構成することにより、管理プロセッ
サは状態表示コマンドを出力することにより、各プロセ
ッサエレメントのプログラムチェックをディスプレイを
見ながら管理することができる。
【0037】尚、本発明で使用するコマンドは上記「P
RINT」コマンド、等に限らず、「STEP」コマン
ド、「CONTINUE」コマンド、「BREAK」コ
マンド、等の各種コマンドを使用することができる。
【0038】請求項19記載の発明は上記課題を解決す
るため、複数のプロセッサエレメントが接続され、同じ
プログラムを前記複数のプロセッサエレメントで並列に
処理するデータ並列型処理装置のデバックシステムにお
いて、前記各プロセッサエレメントの処理プログラムの
デバッグを行う逐次デバッガに対しデバッグコマンドを
出力し、各処理プログラムのデバッグを行わせ、その結
果である応答情報を受信して前記データ並列型処理装置
のデバッグ管理を行うことを特徴とするデバッグ用の管
理プロセッサ。
【0039】本発明は上記各種処理を行うデバッグ用の
管理プロセッサの発明である。請求項20記載の発明は
上記課題を解決するため、同じ並列プログラムを処理す
るプロセスエレメントに対しデバッグコマンドを出力す
るコマンド出力処理機能と、該コマンド出力処理によっ
て出力されたデバッグコマンドに基づいて、前記プロセ
スエレメントの処理プログラムをデバッグして得られる
応答情報を受信し、前記データ並列型処理プログラムの
デバック管理を行う管理プロセス機能とをコンピュータ
に実行させる命令を含むプログラムを格納した前記コン
ピュータが読み取り可能な記憶媒体。
【0040】本発明は上記各種処理を行うデバッグ用の
管理プロセッサに関する記憶媒体の発明である。請求項
21記載の発明は上記課題を解決するため、複数のプロ
セスエレメントが接続され、同じプログラムを前記複数
のプロセスエレメントで並列に処理する並列処理プログ
ラムのデバック方法において、前記プロセスエレメント
に対しデバッグコマンドを出力するコマンド出力処理
と、該コマンド出力処理によって出力されたデバッグコ
マンドに基づいて、前記プロセスエレメントの処理プロ
グラムのデバッグを行う逐次デバッグと、該逐次デバッ
グの結果得られる応答情報を受信し、データ並列処理プ
ログラムのデバック管理を行う管理プロセスとを実行す
る並列処理プログラムのデバッグ方法を提供することに
よって達成できる。
【0041】上記請求項1〜18の記載がデータ並列型
処理装置の並列処理プログラムをデバッグするシステム
であったのに対し、本例は上記装置の並列処理プログラ
ムのデバッグ方法に関するものである。すなわち、管理
プロセッサから並列に接続されたプロセッサエレメント
に対し、各種デバッグコマンドを出力するコマンド出力
処理を行い、このコマンドに基づいて行う逐次デバッグ
処理の結果得られる応答情報は管理プロセッサに供給さ
れ、管理プロセッサは応答情報に従ってデータ並列型処
理装置のプログラムのデバッグ管理を行うものである。
【0042】このように構成することによっても、応答
情報によって全てのプロセッサエレメントのプログラム
の状態を把握でき、効率よくデバッグ管理を行うことが
できると共に、効率よいデバッグ処理を行うことができ
る。
【0043】また、請求項22以降、請求項27までの
発明は、デバッグ方法に関する発明であり、前記デバッ
グシステムの対応する発明を方法によって実現するもの
である。
【0044】請求項28記載の発明は上記課題を解決す
るため、複数のプロセッサエレメントが接続され、同じ
プログラムを前記複数のプロセッサエレメントで並列に
処理するデータ並列型処理装置のデバックシステムにお
いて、前記各プロセッサエレメントの処理プログラムの
デバッグを行う逐次デバッガと、前記逐次デバッガに対
しデバッグコマンドを出力し、各処理プログラムのデバ
ッグを行わせ、その結果である応答情報を受信して前記
データ並列型処理装置のデバッグ管理を行う管理プロセ
ッサと、該管理プロセッサのディスプレイに形成され、
個々のプロセッサエレメントの同じ、或いは異なるソー
スプログラムを並列に表示するウインドウとを有する並
列処理プログラムのデバッグシステムを提供することに
より達成できる。
【0045】請求項32記載の発明は上記課題を解決す
るため、同じプログラムを処理するプロセスエレメント
に対しデバッグコマンドを出力するコマンド出力処理機
能と、該コマンド出力処理によって出力されたデバッグ
コマンドに基づいて、前記プロセスエレメントの処理プ
ログラムをデバッグする逐次デバッグ処理機能と、該逐
次デバッグ処理の結果得られる応答情報を受信し、前記
データ並列型処理プログラムのデバック管理を行う管理
プロセス処理機能とをコンピュータに実行させる命令を
含むプログラムを格納した前記コンピュータが読み取り
可能な記憶媒体。
【0046】本例は、上記構成のデバッグプログラムを
記憶するフロッピーディスクや、光ディスク等の記憶媒
体の発明である。すなわち、上記構成のデバッグプログ
ラムを記憶する記憶媒体それ自体の発明である。
【0047】
【発明の実施の形態】以下、本発明の実施形態例を図面
を用いて詳細に説明する。図2は本発明のデバッグシス
テムを適用するデータ並列型処理装置のシステム構成図
である。サーバである管理プロセッサ1はディスク2に
記憶する並列プログラムによって、例えば科学技術計算
処理等を行う。管理プロセッサ1には専用回線を介して
3個のプロセッサエレメント4〜6が接続されている。
尚、管理プロセッサ1はサーバであると共に、1個のプ
ロセッサエレメント3としても機能する。
【0048】上記システムにおいて、科学技術計算を行
う場合、管理プロセッサ1はディスク2から計算プログ
ラムを読み出し、例えば同じ演算処理を繰り返し行う場
合、4個のプロセッサエレメント3〜6に演算処理を分
割して行わせる。例えば、A*Bの演算を100回行う
場合、100回の処理を4分割し、各プロセッサエレメ
ント3〜6にそれぞれ25回のA*Bの演算処理を割り
振る。したがって、各プロセッサエレメント3〜6は演
算対象となるA、Bのデータを25個づつ分散して記憶
する。
【0049】図3は、上述の管理プロセッサ1の構成を
説明する図である。同図において、CPU9は管理プロ
セッサ1の制御を行う中央処理部であり、プログラムメ
モリ7に記憶されたプログラムに従って処理を行う。ま
た、後述する逐次デバッガから供給される応答情報は通
信インターフェイス(以下、単にI/Fで示す)17a
を介して入力し、例えば一旦メモリ8に記憶される。ま
た、本システムでは入出力インターフェイス(以下I/
Oという)17bを介してディスプレイ10とキーボー
ド11が接続され、必要に応じてディスプレイ10に応
答情報を表示し、キーボード11からユーザの指示する
命令を入力する。尚、ディスプレイ10の表示構成につ
いては後述する。
【0050】また、ドライバ12は外部に接続された記
憶媒体との間でデータの授受を行い、例えば磁気ディス
ク13、磁気テープ14、フロッピーディスク15、光
ディスク16が接続されている。これらの記憶媒体に
は、本例のデバックシステムのプログラムも記憶され、
必要に応じて読み出して使用する構成である。
【0051】また、図25は本実施形態例を実現するプ
ログラムが記憶された記憶媒体を特に説明する図であ
る。尚、上述の図3に対応するブロックには同じ番号を
記載している。
【0052】一方、図1は上記構成のデータ並列型処理
装置に適用した本発明のデバックシステムのシステム構
成図を示す。同図において、管理プロセス18は、ユー
ザ19との対話に従って本例のデバック処理を進めるデ
バッグ管理プログラムであり、上述の管理プロセッサ1
が行う処理である。
【0053】具体的には、ユーザ19が管理プロセッサ
1のキーボード11、又はディスプレイ10に設けられ
た後述するボタンを操作し、各種デバックコマンドを入
力する。ここで、デバックコマンドとしては、例えば指
定するデータのプリント要求を行う「PRINT」コマ
ンド、データの書き換え指示を行う「SET」コマン
ド、ソースプログラムに停止位置を設定する「BREA
K」コマンド、状態表示を行わせる「P.STAT」コ
マンド、等のコマンドである。管理プロセッサ1は、上
述のキー操作信号、又はボタン操作信号に従って指示さ
れたデバックコマンドを出力する。
【0054】サーバプロセス20−1、20−2、・・
・は、上述の管理プロセッサ1から出力される各種デバ
ックコマンドを、対応する逐次デバッガ21−1〜21
−1、・・・に出力するプログラムであり、各種デバッ
グコマンドの受け渡し処理を行う。また、逐次デバッガ
21−1、21−2、・・・から出力される応答情報を
管理プロセッサ1に供給する処理も行う。ここで、管理
プロセス18とサーバプロセス20−1、20−2、・
・・間はソケット通信であり、サーバプロセス20−
1、20−2、・・・と対応する逐次デバッガ21−
1、21−2、・・・間はパイプ通信で上述の各種デバ
ックコマンド、及び応答情報の通信が行われる。
【0055】逐次デバッガ21−1、21−2、・・・
は、対応するサーバプロセス20−1、20−1、・・
・によって、管理プロセッサ1から供給されるデバック
コマンドを解析し、コマンドの指示するデバック命令を
実行する。例えば、「PRINT」コマンドがデバッグ
コマンドとして供給された時、指定される領域からデー
タを読み出し、管理プロセス18に応答情報を出力す
る。また、「BREAK」コマンドであれば、ソースプ
ログラムの指定する番地に停止ポインタを設定する。
【0056】また、逐次デバッガ21−1、21−2、
・・・は、対応するプロセッサエレメント3〜6の並列
プロセス22−1、22−2、・・・をデバッグ処理の
対象とし、上記並列プロセスは基本的に全てプロセッサ
エレメント3〜6において同じである。また、逐次デバ
ッガ21−1、21−2、・・・によるデバックの対象
は、各並列プロセスがアクセスできるローカルメモリや
共有メモリのデータや変数も含まれる。
【0057】図4は、各プロセッサエレメント3〜6の
構成を、逐次デバッガと並列プロセスを含めて示すデー
タ構造図である。同図において、プロセッサエレメント
3はローカルメモリエリア24−1を有し、並列プロセ
ス22−1の処理の際上記ローカルメモリエリア24−
1のデータを使用して処理を行う。また、プロセッサエ
レメント4はローカルメモリエリア24−2を有し、並
列プロセス22−2の処理の際このローカルメモリエリ
ア24−2のデータを使用する。以下、プロセッサエレ
メント5、及び6についても同様の構成である。
【0058】また、各プロセッサエレメント3〜6には
共有メモリ28が配置されている。この共有メモリ28
は、何れの並列プロセス22−1〜22−4からも読み
出すことができる。
【0059】尚、ローカルメモリ24−1〜24−4に
は、例えば対応する並列プロセス22−1〜22−4を
実行する際の、データや変数が書き込まれ、またこれら
の情報が読み出される。尚、本例ではローカルメモリ2
4−1〜24−4のエリアを“B”とし、各エリアに
「1」〜「25」、「26」〜「50」、「51」〜
「75」、「75」〜「100」のアドレス番号を付し
て以後説明するものとする。
【0060】一方、共有メモリ28には、ローカルメモ
リ24−1〜24−4に登録できないデータや変数、又
は各ローカルメモリ24−1〜24−4が共有して使用
するデータや変数を登録する。尚、本例では上記共有メ
モリ28のエリアを“A”とし、本例の説明では「10
0」の記憶エリアを有するものとし、このエリアを4分
割して「1」〜「25」、「26」〜「50」、「5
1」〜「75」、「75」〜「100」とし、各プロセ
ッサエレメント3〜6が分割して有するものとする。
【0061】さらに、図示しないが、ローカルエリアの
領域として、各プロセッサエレメント3〜6が共通にア
ドレス指定できるメモリエリアを設けてもよい。この場
合、各エリアのアドレス番号は、例えば「1」〜「10
0」をそれぞれ有するものとする。
【0062】一方、図5は前述の管理プロセッサ1のデ
ィスプレイ10に表示されるウインドウの表示例を示
し、ディスプレイ10にはベースウインドウ30とプロ
セスウインドウ31が表示される。ベースウインドウ3
0はソース表示部32とデバッガの情報表示部33で構
成され、ソース表示部32にはソースプログラム、すな
わち上述の並列プロセスが表示され、情報表示部33に
は後述するデバックコマンドに基づいて行った処理の結
果が応答情報として表示される。また、出力情報も表示
される。
【0063】また、各コマンドボタンは、対応するコマ
ンドを指定する際操作するボタンである。例えば、ラン
ボタン34はデバックプログラムを開始する際操作する
ボタンであり、この場合「RUN」コマンドが管理プロ
セッサ1から出力される。また、ステップボタン35は
「STEP」コマンドを出力する際操作するコマンドで
ある。さらに、コンティニューボタン36は「CONT
INUE」コマンドを出力する際操作するボタンであ
る。
【0064】一方、プロセスウインドウ31は、ソース
表示部37と上述と同じ各種ボタンで構成されている。
ソース表示部37には対応するソースプログラム(並列
プロセス)が表示され、各種ボタンはベースウインドウ
30と同様、ランボタン38、ステップボタン39、コ
ンティニューボタン40で構成されている。
【0065】また、図6は管理プロセッサ1のディスプ
レイ10にソースプログラムの表示だけを行わせる場合
の表示構成例である。この場合、3個のプロセッサエレ
メントのソースプログラムを比較できる構成である。こ
の3個のソースプログラムは、同じ場合も異なる場合も
ある。
【0066】以上の構成のデータ並列型処理装置のデバ
ックシステムにおいて、以下にその具体的処理を説明す
る。図7〜図12に示すフローチャートは本例の処理を
説明するものである。
【0067】先ず、図7は管理プロセス18の処理を示
し、管理プロセス18はデバックコマンドの送信処理
(ステップ(以下Sで示す)1)、及び送信したデバッ
クコマンドに対する逐次デバッガ21−1〜21−4か
らの応答情報の受信処理を行う(S2)。
【0068】ここで、上述の送信処理を具体的に説明す
るフローチャートが、図8である。以下、図8に従って
管理プロセッサ1からのデバックコマンドの送信処理を
説明する。また以下の説明では、具体的なデバックコマ
ンドを用いて本例の処理動作を説明する。 <プリントコマンドの場合>先ず、プリントコマンドの
場合について説明する。
【0069】管理プロセッサ1はユーザの指示するキー
操作信号に基づいて、入力したコマンドの解析処理を行
う(S1−1)。この解析処理の結果、本例の説明では
「PRINT」コマンドの出力指示であると判断する。
【0070】次に、PE付きか否か判断する(S1−
2)。ここで、PE付きとは上述のコマンドを出力する
逐次デバッガが指定される場合である。尚、この指定も
ユーザがキーボード11を操作して行う。また、PE付
きでない場合には、他の処理を行う。すなわち、この場
合、管理プロセッサ1は図4に示すローカルメモリ24
−1〜24−4のアドレスが分かるテーブルを備え、
「PRINT」コマンドが優先するアドレスに対応して
管理プロセッサ1が自動的にPEを選定するものであ
る。
【0071】一方、PE付きである場合(S1−2がY
ES)、全ての逐次デバッガを指定しているか、又は一
部の逐次デバッガの指定であるか判断する(S1−
3)。ここで、全ての逐次デバッガを指定するものと判
断すると、例えばALLのコマンドを付加して全ての逐
次デバッガ21−1〜21−4に上述のコマンドを出力
する(S1−3、S1−4)。尚、この時出力するコマ
ンド構成は、例えば(ALL 「PRINT」 B「1
00」)であるものとする。尚、B「100」はローカ
ルメモリのアドレス「100」の指定である。
【0072】一方、PE付きであり、例えば逐次デバッ
ガ21−4のみ指定された場合には、逐次デバッガ21
−1を指定する「4:」のコマンドを付加して出力する
(S1−3、S1−5)。尚、この時のコマンド構成
は、例えば(4:「PRINT」 B「100」)であ
る。
【0073】上述のようにして出力されたデバックコマ
ンド(プリントコマンド)は、全ての逐次デバッガ21
−1〜21−4が指定された場合、サーバプロセス20
−1〜20−4を介して全ての逐次デバッガ21−1〜
21−4に出力される。一方、逐次デバッガ21−4の
みが指定された場合、逐次デバッガ21−4のみに出力
される。
【0074】一方、上述のプリントコマンドが入力した
逐次デバッガでは、入力したデバックコマンドに基づい
て、指定されたデバック命令を実行する。図9は逐次デ
バッガが行う処理を説明するフローチャートである。
【0075】先ず、各逐次デバッガ21−1〜21−4
はデバックコマンドの入力があるか否か判断する(ステ
ップ(以下STで示す)1)。ここで、デバックコマン
ドの入力がない場合にはデバックコマンドの入力を待
ち、デバックコマンドの入力があると(ST1がYE
S)、入力したデバックコマンドの解析処理を行う(S
T2)。ここで、本例においては、デバックコマンドと
してプリントコマンドの入力の場合を説明しているの
で、この解析処理においてデバックコマンドはプリント
コマンドであると判断する(ST2)。
【0076】次に、各逐次デバッガは、解析したコマン
ドの指示する命令を実行する(ST3)。本例では上述
の説明のように、デバックコマンドとしてプリントコマ
ンドであり、プリント処理の設定であり、プリントする
データは、上述の例ではローカルメモリ“B”のアドレ
ス「100」のデータである。したがって、上述のプリ
ントコマンドが入力した逐次デバッガ21−1〜21−
4では、ローカルメモリ(B)のアドレス「100」か
ら対応するデータを読み出す。ここで、図4から分かる
ように、アドレス「100」はプロセッサエレメント6
のローカルメモリに設置されており、逐次デバッガ21
−4のみがローカルメモリからデータを読み出すことが
できる。したがって、逐次デバッガ21−4ではローカ
ルメモリ24−4のアドレス「100」からデータを読
み出す(ST4)。尚、この場合、「ALL」のコマン
ドで指定された他の逐次デバッガ21−1〜21−3に
おいても上述のデバック処理(ローカルメモリのデータ
プリント処理)を行うが、それらの逐次デバッガでは対
応するローカルメモリにアドレスが設定されていないの
で読み出される情報はない。
【0077】したがって、この場合逐次デバッガ21−
4でのみローカルメモリのアドレス「100」からデー
タを読み出す。尚、「4:」のコマンドで指定され、逐
次デバッガ21−4のみが上述の処理を行う場合には、
他の逐次デバッガ21−1〜21−3は当然上述の処理
を行わない。
【0078】次に、逐次デバッガ21−4に更に複数行
の入力があるか否か判断する(ST5)。尚、上述の例
では、ローカルメモリ22−4のアドレス「100」か
らデータを読み出すだけの処理であり、情報入力が複数
行に渡ることはない(ST5がNO)。しかし、例えば
前述のプリントコマンドがある範囲のデータのプリント
指示であれば、情報入力が複数行に渡ることもある(S
T5がYES)。例えば、ローカルメモリ21−4に記
憶する「76」〜「100」のデータを読み出すような
場合である。
【0079】この場合には、ローカルメモリ24−4か
ら順次読み出されるデータを不図示のバッファにバッフ
ァリングする(ST5がYES、ST6)。そして、全
てのデータをバッファリングし終わると、これらのデー
タの最後にエンドマークを付加する(ST7)。
【0080】そして最後に、エンドマークが付加された
複数行に渡るデータ、又は1行データは応答情報として
管理プロセッサ1に出力される(ST8)。一方、デバ
ックコマンド(プリントコマンド)を出力した管理プロ
セッサ1は、逐次デバッガからの応答を待ち(S2−1
(図10))、逐次デバッガから応答情報が入力すると
(S2−1がYES)、識別情報を付加する(S2−
2)。例えば、上述の例では逐次デバッガ21−4から
応答情報が供給され、管理プロセッサ1は逐次デバッガ
21−4から供給された応答情報であることが分かる識
別情報(識別ラベル)を付加する。
【0081】次に、管理プロセッサ1は識別情報が付加
された応答情報から、コマンドを出力した全てのPEか
ら応答情報が供給されたか判断する(S2−3)。ここ
で、全てのPEから応答情報が入力した場合には(S2
−3がYES)、完了表示を行う(S2−4)。例え
ば、この場合の完了表示としては、図13(a)に示す
ように(B「100」:***)と表示する。すなわ
ち、ローカルメモリのアドレス「100」のデータ**
*を情報表示部33に表示するものである。また、この
時ソース表示部32の表示に変化はない。
【0082】一方、全てのPEから応答情報が入力しな
い時(S2−3がNO)、タイマの設定を行う(S2−
5)。そして、このタイマがタイムアップするまでに応
答情報の入力しない時(S2−6がYES)、状態表示
を行う(S2−7)。例えば、図13(b)はこの時の
状態表示であり、B:RUNの表示が行われる。尚、同
図(b)は情報表示部33のみを状態表示するものであ
る。
【0083】上述の例ではプリント要求がローカルメモ
リ(B)に書き込まれたアドレス「100」に対するプ
リント要求であったが、共有メモリ28に書き込まれた
データのプリント要求に対しては以下のように処理す
る。
【0084】図11はこの時の処理プログラムを示すフ
ローチャートである。例えば、「PRINT」コマンド
の入力の際、共有メモリ28内の変数に対するプリント
指示である場合である。
【0085】ここで、図14に示すように本例の被デバ
ッグプログラム(並列プロセス)の中には、必要に応じ
て転送関数が記述されているものとする。図14に示す
例では、並列プロセス22−1に転送関数41が記述さ
れ、この転送関数41はプロセッサエレメント4に配置
された共有メモリ28の変数領域にリンクする関数であ
る。また、前述のように全ての逐次デバッガ21−1〜
21−4は共有メモリ28の変数領域のアドレスを知る
ことができる。図15はこの為のテーブルであり、各逐
次デバッガ21−1〜21−4は、図15に示す変数領
域のテーブルを参照して、共有メモリ28に対するアク
セスを行うことができる。
【0086】したがって、例えば上述のように共有メモ
リ28のある変数が指定された時(あるアドレスが指定
された時)、対応する逐次デバッガは転送関数の要求を
行う(ステップ(以下Wで示す)1)。この要求がある
と、対応する逐次デバッガ、例えば逐次デバッガ21−
1は並列プロセス(ソースプログラム)22−1のプロ
グラムカウンタの値を保存する(W2)。例えば、並列
プロセス22−1のプログラムカウンタがあるブレーク
位置で停止している時、当該番地のデータを保存する。
【0087】次に、逐次デバッガ21−1は対応する転
送関数41を読み出すため、上述のプログラムカウンタ
の値をRTS用に変更し(W3)、RTSを駆動して対
応するサービスを行う(W4)。上述の例の場合、共有
メモリ28の変数領域、例えば「50」をアクセスして
データを読み出す。そして、このデータを前述の応答情
報として管理プロセッサ1に出力する。
【0088】その後、上述のプログラムカウンタを元の
番地に戻し(W5)、並列プロセス22−1を実行する
(W6)。図16は上述の転送要求処理を含むプリント
コマンドが入力した場合の処理の流れを説明する図であ
る。〜はその流れを示すものであり、先ず「PR
INT」コマンド送信があり、PE1に設けられた管理
プロセッサ1が受信する。プリント要求の対象は共有メ
モリ(A)の変数(アドレス)50である(1;pri
nt a(50))。次に、管理プロセッサ1は、こ
のコマンドをPE1内のサーバプロセッサ20−1に送
信する。さらに、このコマンドを逐次デバッガ21−
1に送信する。共有メモリ28のアドレス50は、PE
1にないので、次に、上述の転送関数(ライブラリ)
を起動し、他のプロセッサエレメントPE2の共有メ
モリ28の上記アドレスのデータを読み出す。そして、
読み出したデータ(例えばデータ100)を応答情報
として、逐次デバッガ21−1に出力し、さらにサー
バプロセッサ20−1を経由して応答情報を管理プロ
セッサ1に出力する。その後、この結果を上述の出力
情報表示部33に表示する。この時、例えば(1)re
sult=100の表示が行われる。
【0089】尚、上述の処理は、並列プロセス22−1
に設定された転送関数41を使用して他のプロセッサエ
レメントに配置された共有メモリ28の関数領域をアク
セスする例であったが、同図に示すように、並列プロセ
ス22−2に設定された転送関数42を使用して他のプ
ロセッサエレメントに配置された共有メモリ28の関数
領域をアクセスする構成としてもよい。
【0090】尚、上述の例では識別情報(識別ラベル)
の設定を管理プロセッサ1が行う構成としたが、サーバ
プロセッサ20−1〜20−4が設定する構成としても
よい。図12に示すフローチャートはこの処理を説明す
るものである。
【0091】すなわち、逐次デバッガから応答情報が入
力すると(ステップ(以下STPで示す)1がYE
S)、入力した応答情報に対して識別情報を付加し(S
TP2)、管理プロセッサ1に識別情報が付加された応
答情報を出力する(STP3)。このように構成するこ
とにより、管理プロセッサ1の負荷を軽減することがで
きる。 <データ変更の場合>次に、データ変更の場合について
説明する。
【0092】このデータ変更は、前述のローカルメモリ
24−1〜24−4、又は共有メモリ28に書き込まれ
たデータを変更する処理である。したがって、この場
合、変更しようとするデータの確認するため、当該デー
タが書き込まれたローカルメモリ24−1〜24−4、
又は共有メモリ28のアドレスを指定し、データを管理
プロセッサ1のディスプレイ10に表示する必要があ
る。尚、ここでは、この表示処理は、上述の「PRIN
T」コマンドによって実行されたものとする。
【0093】したがって、ユーザはその表示を確認し、
表示されたデータを変更する時、「SET」コマンドを
出力する。この「SET」コマンドは、データを変更す
るデバックコマンドであり、前述と同様、図8に示すフ
ローチャートに従って出力される。すなわち、管理プロ
セッサ1はユーザ19の指示するキー操作信号に基づい
て、入力したコマンドの解析処理を行い(S1−1)、
この解析結果から、本例の場合「SET」コマンドの出
力指示であると判断する。
【0094】次に、PE付きか否か判断し(S1−
2)、PE付きでない場合には管理プロセッサ1が、例
えばテーブル等を確認し、PEを自動設定する。また、
PE付きである場合(S1−2がYES)、全ての逐次
デバッガを指定するか、又は一部の逐次デバッガを指定
するか判断する(S1−3)。ここで、全ての逐次デバ
ッガを指定するものと判断すると、前述と同様「AL
L」のコマンドを付加して全ての逐次デバッガ21−1
〜21−4に「SET」コマンドを出力する(S1−
4)。尚、この時出力するコマンド構成は、例えば(A
LL 「SET」 B「100」 TO8)である。
尚、(B「100」 TO8)は、ローカルメモリ
“B”のアドレスを8に変更せよという意味であるとす
る。
【0095】一方、判断(S1−3)において、例えば
逐次デバッガ21−4のみを指定する場合には、逐次デ
バッガ21−4にのみ「SET」コマンドを出力する。
尚、この時のコマンド構成は、例えば(4:「SET」
B「100」 TO8)である。
【0096】上述のようにして出力された「SET」コ
マンドは、全ての並列プロセス5a〜5dが指定された
時、全ての逐次デバッガ21−1〜21−4に出力さ
れ、一部の逐次デバッガのみが指定された時、対応する
逐次デバッガのみに出力される。
【0097】一方、上述の「SET」コマンドが入力し
た逐次デバッガでは、入力したコマンドに基づいて、指
定されたデバック命令を実行する。本例の処理も図9に
示すフローチャートに従って処理される。
【0098】すなわち、各逐次デバッガ21−1〜21
−4は、先ずデバックコマンドの入力があるか否か判断
し(ST1)、デバックコマンドの入力があると(ST
1がYES)、入力したデバックコマンドの解析処理を
行う(ST2)。ここで、本例においては、デバックコ
マンドとして「SET」コマンドの入力であり、この解
析処理により「SET」コマンドの入力判断を行う(S
T2)。
【0099】次に、各逐次デバッガは、解析したコマン
ドの指示する命令を実行する(ST3)。本例では「S
ET」コマンドの入力であり、指示されるメモリのデー
タ変更を行う。例えば、上述の例でローカルメモリ
“B”のアドレス「100」のデータを8に書き換え
る。
【0100】次に、上述のデータ変更処理を行った後、
処理の完了情報が入力し(ST4)、更にこの完了情報
が複数行に渡るか否か判断する(ST5)。尚、「SE
T」コマンドの処理の場合には、完了情報が入力するだ
けであり、情報入力が複数行に渡ることがないので、判
断(ST5)はNOであり、応答情報の出力を行う(S
T8)。
【0101】一方、「SET」コマンドを出力した上述
の管理プロセッサ1は、逐次デバッガからの応答を待ち
(S2−1(図10))、逐次デバッガから応答情報が
入力すると(S2−1がYES)、識別情報を付加する
(S2−2)。例えば、上述の例では逐次デバッガから
出力される応答情報は、例えば「データ変更が完了しま
した」という文字コードである。
【0102】次に、管理プロセッサ1は逐次デバッガか
ら供給された応答情報に識別情報(識別ラベル)を付加
し(S2−2)、コマンドを出力した全てのPEから応
答情報が供給されたか判断する(S2−3)。そして、
全てのPEから応答情報が入力した場合には(S2−3
がYES)、完了表示を行う(S2−4)。例えば、こ
の完了表示としては、上述の「データ変更が完了しまし
た」という表示であり、例えば図17に示すように状態
表示部32に表示される。
【0103】尚、全てのPEから応答情報が入力しない
場合、タイマの設定を行い、このタイマがタイムアップ
するまでに応答情報のない場合状態表示を行う点は「P
RINT」コマンドの場合の処理と同じである。
【0104】また、被デバッグプログラム(並列プロセ
ス)の中に転送関数を記述し、データ変更指示が共有メ
モリ28内のある変数領域にあった場合、前述と同様、
図11に示す処理に従って指定された変数領域のデータ
を変更する。
【0105】さらに、識別情報(識別ラベル)の設定を
管理プロセッサ1に変えてサーバプロセッサ20−1〜
20−4が設定する構成としてもよい。この場合、図1
2に示すフローチャートに従って同様に処理される。
【0106】以上のように、「SET」コマンドに対し
て上述の処理を行うことにより、管理プロセッサ1から
1回の「SET」コマンドを出力することにより、何れ
の逐次デバッガ21−1〜21−4であるかを意識する
ことなく、コマンドを出力して処理することができ、作
業者の負担を軽減することができる。
【0107】尚、あるメモリ間のデータを比較する場合
には、「PRINT」コマンドによって比較するデータ
を表示し、チェックすることができる。また、このよう
な専用コマンドを用意してもよい。 <ブレークコマンドの場合>次に、ブレークコマンドの
場合について説明する。尚、デバックコマンドがブレー
クコマンドの場合でも基本的には上述のフローチャート
に従った処理を行う。以下、説明する。
【0108】先ず、管理プロセッサ1は前述プリントコ
マンド等の場合と同様、ユーザの指示するキー操作信号
に基づいて、入力したコマンドの解析処理を行い(S1
−1)、「BREAK」コマンドの出力指示であると判
断する。次に、PE付きか否か判断し(S1−2)、P
E付きでない場合には前述の処理を実行する。一方、P
E付きである場合(S1−2がYES)には、全ての逐
次デバッガに「BREAK」コマンドを出力するのか、
指定された一部の逐次デバッガに「BREAK」コマン
ドを出力するのか判断し(S1−3)、全ての逐次デバ
ッガを指定するものと判断すると、全ての逐次デバッガ
21−1〜21−4に対しこのコマンドを出力する(S
1−4)。一方、指定された逐次デバッガにのみこのコ
マンドを出力する場合には、指定された逐次デバッガに
供給する。尚、この時出力するコマンド構成は、全ての
逐次デバッガを指定する時、(ALL 「BREAK」
50)であり、一部の逐次デバッガ(例えば、4番目
の逐次デバッガを指定する時、(4:「BREAK」
50)である。但し、ここで上述の「50」はソースプ
ログラムの50番地にブレークポイントを設定する意味
である。
【0109】上述のようにして出力された「BREA
K」コマンドは、全ての逐次デバッガ21−1〜21−
4、又は指定された逐次デバッガに出力される。次に、
上述の「BREAK」コマンドが入力した逐次デバッガ
では、入力した「BREAK」コマンドに基づいて、指
定されたデバック命令を実行する。この処理も前述の図
9に示すフローチャートに従って実行され、先ず各逐次
デバッガはデバックコマンドの入力を判断し(ST
1)、入力したデバックコマンドの解析処理を行い(S
T2)、「BREAK」コマンドであると判断する。
【0110】次に、逐次デバッガは、解析したコマンド
の指示する命令を実行し(ST3)、例えば上述の例の
場合50番地のソースプログラムにブレークを設定す
る。このブレークを設定処理はこのコマンドが入力した
全ての逐次デバッガによって実行され、50番地のソー
スプログラムにブレークの設定が行われる。したがっ
て、「ALL」のコマンドによって全ての逐次デバッガ
が指定された場合には、全部の並列プロセス22−1〜
22−4に対して上述の処理が行われ、例えば並列プロ
セス22−4だけ指定された場合には、並列プロセス2
2−4に対してのみ上述の処理が行われる。
【0111】次に、上述のブレーク設定の処理を行った
逐次デバッガでは、処理の完了情報が入力し(ST
4)、更にこの完了情報が複数行に渡るか否か判断する
(ST5)。尚、「BREAK」コマンドの処理の場合
には、完了情報が入力するだけであり、情報入力が複数
行に渡ることがないので、判断(ST5)はNOであ
り、応答情報の出力を行う(ST8)。
【0112】一方、デバックコマンド(プリントコマン
ド)を出力した上述の管理プロセッサ1は、逐次デバッ
ガからの応答を待ち(S2−1(図7))、逐次デバッ
ガから応答情報が入力すると(S2−1がYES)、識
別情報を付加する(S2−2)。
【0113】次に、管理プロセッサ1は逐次デバッガか
ら供給された応答情報に識別情報(識別ラベル)を付加
し(S2−2)、PEを出力した全てのPEから応答情
報が供給されたか判断する(S2−3)。そして、全て
のPEから応答情報が入力した場合には(S2−3がY
ES)、完了表示を行う(S−42)。例えば、この完
了表示としては、図18に示すブレークポイントの設定
が完了しましたというメッセージである。
【0114】以上のように、「BREAK」コマンドに
対して上述のように処理することにより、管理プロセッ
サ1から1回の「BREAK」コマンドの出力により、
全てのソースプログラムに対しブレーク設定を行うこと
ができ、極めて効率のよい処理を行うことができる。
【0115】また、このブレークポイントの設定では、
ディスプレイ10のソース表示部32の表示内容を変
え、設定されたブレークポイントの位置までソースプロ
グラムが移行し、表示される。したがって、ユーザは設
定したブレークポイントの位置をソースプログラム上で
確認することができる。 <範囲移動の場合>次に、範囲移動の場合について説明
する。
【0116】この範囲移動は、上述の「BREAK」コ
マンドによってプログラムの停止位置を設置した後、
「CONTINUE」コマンドによってブレーク設定さ
れた番地までのソースプログラムを表示する処理であ
る。したがって、停止位置の設定は上述の「BREA
K」コマンドによって、上述と同様に行う。例えば、ブ
レークポイントとして「50」番地が設定されているも
のとする。
【0117】次に、管理プロセッサ1は「CONTIN
UE」コマンドを出力する。このコマンドの出力も前述
の図8に示すフローチャートに従って実行される。処理
の説明が重複するので具体的な説明は省略するが、入力
したコマンドの解析処理を行った結果「CONTINU
E」コマンドであると判断され、PE付きの有無に従っ
て全ての逐次デバッガ、又は一部の逐次デバッガに対し
て「CONTINUE」コマンドを出力する。このよう
にして出力された「CONTINUE」コマンドは、指
定された逐次デバッガ、又は全ての逐次デバッガに供給
され、上述の「CONTINUE」コマンドが入力した
逐次デバッガでは、入力した「CONTINUE」コマ
ンドに基づいて、指定されたデバック命令を実行する。
【0118】次に、逐次デバッガは、解析したコマンド
の指示する命令を実行し、ソースプログラムを50番地
まで移動する。この場合、次の情報入力処理では(ST
4)、複数行に渡るデータが出力されることはないので
判断(ST5)はNOとなり、管理プロセッサ1に応答
情報の出力を行う(ST8)。一方、「CONTINU
E」コマンドを出力した上述の管理プロセッサ1は、逐
次デバッガからの応答を待ち、逐次デバッガから応答情
報が入力すると、識別情報を付加しPEを出力した全て
のPEから応答情報があったか判断する。そして、全て
のPEから応答情報が入力した場合には、完了表示を行
う(S−42)。例えば、この場合、図19に示す状態
表示が行われる。
【0119】すなわち、(Breakpoint #1: main( )at
line 50 in a.c)のメッセージ表示を行う。この表示は
「CONTINUE」コマンドの実行によって、例えば
50ライン目に設定されたブレークポイントまで移動を
完了した意味である。
【0120】一方、全てのPEから応答情報が入力しな
い場合には、タイマの設定を行い、このタイマがタイム
アップするまでに応答情報の入力がない場合、状態表示
を行う。この状態表示は前述の図13(b)と同様であ
る。また、「CONTINUE」コマンドの処理によっ
て、ソース表示部32には50番地まで移動したソース
プログラムが表示される。
【0121】一方、上述の処理は「CONTINUE」
コマンドに対するものであったが、例えば「STEP」
コマンドの場合にも同様に処理できる。但し、この場合
には、「STEP」コマンドを出力する毎に指定される
逐次デバッガは応答情報を出力し、ソースプログラム1
ステップ毎に管理プロセッサ1のディスプレイに表示さ
れる構成となる。
【0122】したがって、この場合、複数のサブウイン
ドウに表示される同じステップのプログラムを比較しな
がら、プログラムのチェック作業を行うことができる。
尚、各「STEP」コマンドの実行完了時点では、図2
0に示す状態表示が行われる。すなわち、(Stepped:
main( )at line 54 in a.c)のメッセージ表示を行う。
この表示は「STEP」コマンドの実行によって、例え
ば54ライン目に移動を完了した意味である。 <状態表示指示の場合>次に、状態表示指示の場合につ
いて説明する。
【0123】この状態表示指示は、「P.STAT」コ
マンドによってそれぞれの逐次デバッガの状態を表示す
るものである。この処理も前述の図8〜図10のフロー
チャートに従って処理され、例えばデイスプレイ10の
状態表示部33にはブレーク、又はランの表示が行われ
る。例えば、図21(a)に示すように、1:break2:
break 3:break 4:breakの表示になれば、正常であ
ると判断できる。また、図21(b)に示すように、
1:run 2:run 3:run 4:runの表示であっても正常
であると判断できる。一方、同図(c)に示す1:brea
k 2:run 3:break 4:breakのように、ブレークとラ
ンが混在する時には異常であると判断する。なぜなら
ば、全てブレークであれば、正常にどの逐次デバッガも
ブレーク位置まで到達したと判断でき、また全てランで
あれば、まだどの逐次デバッガも動作処理中であると判
断できるからであり、混在する場合にはラン状態である
逐次デバッガの処理するプログラムに異常がありラン状
態であると疑われるからである。したがって、この場合
にはユーザの判断する処理を行う。
【0124】以上のように処理することにより、複数の
逐次デバッガを同じ画面上で比較してチェックすること
ができ、データ並列型処理装置のデバッガとして有効で
あり、大変有効なデバッグツールとなる。
【0125】尚、上述の場合、ラン状態が継続する逐次
デバッガ21ー4を詳しくチェックすることにより、バ
ク等の発見につながる。一方、上述の状態表示をソース
プログラムを対象に行うことによって図22、及び図2
3の表示結果を得ることができる。すなわち、デイスプ
レイ10の表示状態を切り替え、図6のようにすること
により、状態表示コマンドを出力した時、ソースプログ
ラムの処理状態を知ることができる。例えば、図22の
状態は、各並列プロセスが同時に同じ番地の処理を行っ
ている場合である。一方、図23の状態は、各並列プロ
セスが、ある時点において異なる番地の処理を行ってい
ることを示す。例えば、同じ処理であってもREGIO
Nを分けて行う場合である。尚、両図において画面左側
の矢印は現在処理中の(カレント)プログラム位置を示
す。
【0126】このようにソースプログラムについても、
並列プログラムの進行状態を並べて同じ画面上で比較し
て確認することができ、データ並列型処理装置のデバッ
ガとして有効である。
【0127】尚、以上の処理中、状態表示部33に多数
行の応答情報等が表示される場合には、逐次デバッガ毎
にまとめて表示する。図24はこの状態を示す図であ
る。同図はローカルメモリのデータをプリントする例で
あり、例えばローカルメモリのアドレス「11」、「1
2」、「13」、「31」、「32」、「33」、・・
・からデータを読み出して表示する場合、逐次デバッガ
毎にまとめて順次表示するものである。この処理は、図
9のフローチャートに示すエンドマーク付加処理(ST
7)により実現するものであり、バファリングされた各
逐次デバッガからの応答情報をエンドマークによって確
認し、逐次デバッガ毎にまとめて表示するものである。
【0128】図23の例では、先ず逐次デバッガ21ー
1から読み出されたアドレス「11」〜「13」のデー
タを“25”、“17”、“12”と順次並べ、次に逐
次デバッガ21ー2から読み出されたアドレス「31」
〜「33」のデータを“100”、“75”、“70”
と並べ、更に図示しないが、逐次デバッガ21ー3、2
1ー4から読み出されたデータの表示が続く。
【0129】また、同じデータが連続する場合には冗長
なデータとして表示を省略することもできる。例えば、
図21に示す break の連続する表示の場合、カレント
プロセスを1つ設定し、例えば1:break の表示のみを
行い、他のbreak表示を省略することもできる。但し、
図21に示す例では全ての逐次デバッガからbreak の応
答情報の入力確認を終わった後行う必要がある。
【0130】さらに、本例では逐次デバッガとして4個
のデバッガを使用して説明したが、勿論データ並列型処
理装置の並列処理数が増加すればこれに伴って増加す
る。
【0131】
【発明の効果】以上説明したように、本発明によれば以
下のような効果が発生する。一の発明によれば、データ
並列型処理装置の並列処理プログラムをデバッグする
際、管理プロセッサを使用し各逐次デバッガを確認しな
がらデバッグを行うことができるので極めて効率よくデ
バッグ作業を行うことができる。
【0132】また、デバッグコマンドの機能によっては
複数のプロセスを同時に処理することができ、極めて迅
速な処理を行うことができる。
【図面の簡単な説明】
【図1】データ並列型処理装置に適用した本発明のデバ
ックシステムのシステム構成図を示す。
【図2】本発明のデバッグシステムを適用するデータ並
列型処理装置のシステム構成図である。
【図3】管理プロセッサの構成を説明する図である。
【図4】各プロセッサエレメントの構成を、逐次デバッ
ガと並列プロセスを含めて示すデータ構成図である。
【図5】管理プロセッサのディスプレイに表示されるウ
インドウの表示例を示す図である。
【図6】ディスプレイにソースプログラムの表示だけを
行わせる場合の表示構成例である。
【図7】管理プロセッサの処理を示すフローチャートで
ある。
【図8】管理プロセッサからのデバックコマンドの送信
処理を説明するフローチャートである。
【図9】逐次デバッガが行う処理を説明するフローチャ
ートである。
【図10】管理プロセッサの応答情報の受信処理を説明
する図である。
【図11】転送関数処理プログラムを示すフローチャー
トである。
【図12】サーバプロセッサの行う識別情報の付加を説
明するフローチャートである。
【図13】「PRINT」コマンド出力後の状態表示部
の表示を示す図である。
【図14】転送関数処理を説明する図である。
【図15】共有メモリの変数領域を説明する図である。
【図16】転送関数を使用する場合を含むデータの流れ
を説明する図である。
【図17】「SET」コマンド出力後の状態表示部の表
示を示す図である。
【図18】「BREAK」コマンド出力後の状態表示部
の表示を示す図である。
【図19】「CONTINUE」コマンド出力後の状態
表示部の表示を示す図である。
【図20】「STEP」コマンド出力後の状態表示部の
表示を示す図である。
【図21】状態表示処理を行った場合の表示例である。
【図22】複数プロセスで同じ位置をデバッグしている
場合のソース表示例である。
【図23】複数プロセスで異なる位置をデバッグしてい
る場合のソース表示例である。
【図24】逐次デバッガの出力毎に表示を行う場合の表
示例である。
【図25】本実施の形態を実現するプログラムが記録さ
れた記録媒体の説明図である。
【符号の説明】
1 管理プロセッサ 2 ディスク 3〜6 プロセッサエレメント 7 プログラムメモリ 8 メモリ 9 I/O 10 ディスプレイ 11 キーボード 12 ドライバ 13 磁気ディスク 14 磁気テープ 15 フロッピーディスク 16 光ディスク 17 I/F 18 管理プロセス 19 ユーザ 20−1〜20−4 サーバプロセス 21−1〜21−4 逐次デバッガ 22−1〜22−4 並列プロセス 24−1〜24−4 ローカルメモリ 28 共有メモリ 30 ベースウインドウ 31 プロセスウインドウ 32 ソース表示部 33 情報表示部 34 ランボタン 35 ステップボタン 36 コンティニューボタン 37 ソース表示部 38 ランボタン 39 ステップボタン 40 コンティニューボタン 41、42 転送関数

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサエレメントが接続さ
    れ、同じプロセスを前記複数のプロセッサエレメントで
    並列に処理するデータ並列型処理装置のデバックシステ
    ムにおいて、 前記各プロセッサエレメントの処理プログラムのデバッ
    グを行う複数の逐次デバッガと、 前記各逐次デバッガに対しデバッグコマンドを出力し、
    前記処理プログラムのデバッグを行わせ、その結果であ
    る応答情報を受信して前記データ並列型処理装置のデバ
    ッグ管理を行う管理プロセッサと、 を有することを特徴とする並列処理プログラムのデバッ
    グシステム。
  2. 【請求項2】 前記管理プロセッサは、サーバプロセッ
    サを介して前記デバッグコマンドを前記逐次デバッガに
    出力し、サーバプロセッサを介して前記逐次デバッガか
    ら出力される応答情報を受信し、前記管理プロセッサと
    サーバプロセッサ間は、プロセッサ通信を行い、前記サ
    ーバプロセッサと逐次デバッガ間はパイプ通信を行うこ
    とを特徴とする請求項1記載の並列処理プログラムのデ
    バッグシステム。
  3. 【請求項3】 前記デバッグコマンドの出力は、前記複
    数の逐次デバッガの中の任意の逐次デバッガを選択して
    行うことを特徴とする請求項1、又は2記載の並列処理
    プログラムのデバッグシステム。
  4. 【請求項4】 前記デバッグコマンドの出力は、前記複
    数の逐次デバッガ全てを選択して行うことを特徴とする
    請求項1、又は2記載の並列処理プログラムのデバッグ
    システム。
  5. 【請求項5】 前記逐次デバッガの選択は、前記管理プ
    ロセッサが行うことを特徴とする請求項3、又は4記載
    の並列処理プログラムのデバッグシステム。
  6. 【請求項6】 前記管理プロセッサは全ての逐次デバッ
    ガから応答情報が供給されるまで、次のデバッグコマン
    ドを出力しないことを特徴とする請求項1、又は2記載
    の並列処理プログラムのデバッグシステム。
  7. 【請求項7】 前記管理プロセッサは全ての逐次デバッ
    ガから応答情報が供給されない時、状態表示を行うこと
    を特徴とする請求項1、又は2記載の並列処理プログラ
    ムのデバッグシステム。
  8. 【請求項8】 前記応答情報は、前記逐次デバッガ毎に
    まとめて表示することを特徴とする請求項1、又は2記
    載の並列処理プログラムのデバックシステム。
  9. 【請求項9】 前記逐次デバッガ毎にまとめて表示され
    る応答情報は、優先度に従って順番に表示されることを
    特徴とする請求項8記載の並列処理プログラムのデバッ
    グシステム。
  10. 【請求項10】 前記応答情報が、冗長な情報であると
    き表示されないことを特徴とする請求項8記載の並列処
    理プログラムのデバッグシステム。
  11. 【請求項11】 前記応答情報には、逐次デバッガの識
    別情報が付加されることを特徴とする請求項1、又は2
    記載の並列処理プログラムのデバッグシステム。
  12. 【請求項12】 前記識別情報の付加は前記管理プロセ
    ッサが行うことを特徴とする請求項11記載の並列処理
    プログラムのデバッグシステム。
  13. 【請求項13】 前記識別情報の付加は前記サーバプロ
    セッサが行うことを特徴とする請求項11記載の並列処
    理プログラムのデバッグシステム。
  14. 【請求項14】 前記デバッグコマンドは、ソースプロ
    グラムに含まれる転送関数を使用することを特徴とする
    請求項1、又は2記載の並列処理プログラムのデバッグ
    システム。
  15. 【請求項15】 前記応答情報の表示は、前記管理プロ
    セッサに設けられたデイスプレイの基本ウインドウに表
    示されることを特徴とする請求項1、又は2記載の並列
    処理プログラムのデバッグシステム。
  16. 【請求項16】 前記状態表示は、前記管理プロセッサ
    に設けられたデイスプレイの基本ウインドウ内に表示さ
    れることを特徴とする請求項1、又は2記載の並列処理
    プログラムのデバッグシステム。
  17. 【請求項17】 前記デイスプレイには、個々のプロセ
    ッサエレメントに同じ、或いは異なるソースプログラム
    を並列に表示するプロセスウインドウが作成されること
    を特徴とする請求項15、又は16記載の並列処理プロ
    グラムのデバッグシステム。
  18. 【請求項18】 前記デバックコマンドは、状態表示コ
    マンドであることを特徴とする請求項1、又は2記載の
    並列処理プログラムのデバッグシステム。
  19. 【請求項19】 複数のプロセッサエレメントが接続さ
    れ、同じプログラムを前記複数のプロセッサエレメント
    で並列に処理するデータ並列型処理装置のデバックシス
    テムにおいて、 前記各プロセッサエレメントの処理プログラムのデバッ
    グを行う逐次デバッガに対しデバッグコマンドを出力
    し、各処理プログラムのデバッグを行わせ、その結果で
    ある応答情報を受信して前記データ並列型処理装置のデ
    バッグ管理を行うことを特徴とするデバッグ用の管理プ
    ロセッサ。
  20. 【請求項20】 同じ並列プログラムを処理するプロセ
    スエレメントに対しデバッグコマンドを出力するコマン
    ド出力処理機能と、 該コマンド出力処理によって出力されたデバッグコマン
    ドに基づいて、前記プロセスエレメントの処理プログラ
    ムをデバッグして得られる応答情報を受信し、前記デー
    タ並列型処理プログラムのデバック管理を行う管理プロ
    セス機能と、 をコンピュータに実行させる命令を含むプログラムを格
    納した前記コンピュータが読み取り可能な記憶媒体。
  21. 【請求項21】 複数のプロセスエレメントが接続さ
    れ、同じプロセスを前記複数のプロセスエレメントで並
    列に処理するデータ並列型処理プログラムのデバック方
    法において、 前記各プロセスエレメントに対しデバッグコマンドを出
    力するコマンド出力処理と、 該コマンド出力処理によって出力されたデバッグコマン
    ドに基づいて、前記各プロセスエレメントの処理プログ
    ラムのデバッグを行う複数の逐次デバッグ処理と、 該逐次デバッグの結果得られる応答情報を受信し、デー
    タ並列型処理プログラムのデバック管理を行う管理プロ
    セスと、 を実行することを特徴とする並列処理プログラムのデバ
    ッグ方法。
  22. 【請求項22】 前記デバッグコマンドの出力処理と、
    前記応答情報の受信処理は、サーバプロセスに従って行
    うことを特徴とする請求項21記載の並列処理プログラ
    ムのデバッグ方法。
  23. 【請求項23】 前記デバックコマンドは、状態表示コ
    マンドであることを特徴とする請求項21、又は22記
    載の並列処理プログラムのデバッグシステム。
  24. 【請求項24】 前記デバッグコマンドは、ソースプロ
    グラムに含まれる転送関数を使用することを特徴とする
    請求項21、又は22記載の並列処理プログラムのデバ
    ッグ方法。
  25. 【請求項25】 前記応答情報の表示は、前記管理プロ
    セッサに設けられたデイスプレイの基本ウインドウに表
    示されることを特徴とする請求項22、又は23記載の
    並列処理プログラムのデバッグ方法。
  26. 【請求項26】 前記状態表示は、前記管理プロセッサ
    に設けられたデイスプレイの基本ウインドウ内に表示さ
    れることを特徴とする請求項21、又は22記載の並列
    処理プログラムのデバッグ方法。
  27. 【請求項27】 前記デイスプレイには、個々のプロセ
    ッサエレメントに同じ、或いは異なるソースプログラム
    を並列に表示するプロセスウインドウが作成されること
    を特徴とする請求項25、又は26記載の並列処理プロ
    グラムのデバッグ方法。
  28. 【請求項28】 複数のプロセッサエレメントが接続さ
    れ、プログラムを前記複数のプロセッサエレメントで並
    列に処理する並列型処理装置のデバックシステムにおい
    て、 前記各プロセッサエレメントの処理プログラムのデバッ
    グを行う複数の逐次デバッガと、 前記逐次デバッガに対しデバッグコマンドを出力し、各
    処理プログラムのデバッグを行わせ、その結果である応
    答情報を受信して前記データ並列型処理装置のデバッグ
    管理を行う管理プロセッサと、 該管理プロセッサのディスプレイに形成され、個々のプ
    ロセッサエレメント毎に同じ、或いは異なるソースプロ
    グラムを並列に表示するウインドウと、 を有することを特徴とする並列処理プログラムのデバッ
    グシステム。
  29. 【請求項29】 同じ並列プログラムを処理する複数の
    プロセスエレメントに対しデバッグコマンドを出力する
    コマンド出力処理機能と、 該コマンド出力処理によって出力されたデバッグコマン
    ドに基づいて、前記各プロセスエレメントの処理プログ
    ラムをデバッグする前記逐次デバッガから得られる応答
    情報を受信し、前記データ並列型処理プログラムのデバ
    ック管理を行う管理プロセス機能と、 をコンピュータに実行させる命令を含むプログラムを格
    納した前記コンピュータが読み取り可能な記憶媒体。
JP9196237A 1997-07-22 1997-07-22 並列処理プログラムのデバッグシステム、及びそのデバッグ方法 Withdrawn JPH1139190A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9196237A JPH1139190A (ja) 1997-07-22 1997-07-22 並列処理プログラムのデバッグシステム、及びそのデバッグ方法
US09/047,952 US6279104B1 (en) 1997-07-22 1998-03-26 Debugging system for parallel processed program and debugging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9196237A JPH1139190A (ja) 1997-07-22 1997-07-22 並列処理プログラムのデバッグシステム、及びそのデバッグ方法

Publications (1)

Publication Number Publication Date
JPH1139190A true JPH1139190A (ja) 1999-02-12

Family

ID=16354487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9196237A Withdrawn JPH1139190A (ja) 1997-07-22 1997-07-22 並列処理プログラムのデバッグシステム、及びそのデバッグ方法

Country Status (2)

Country Link
US (1) US6279104B1 (ja)
JP (1) JPH1139190A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003162426A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 複数cpuの協調デバッグ回路を備えるコンピュータシステム及びデバッグ方法
WO2015075505A1 (en) * 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. Apparatus and method for external access to core resources of a processor, semiconductor systems development tool comprising the apparatus, and computer program product and non-transitory computer-readable storage medium associated with the method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9818377D0 (en) * 1998-08-21 1998-10-21 Sgs Thomson Microelectronics An integrated circuit with multiple processing cores
US6925634B2 (en) * 2001-01-24 2005-08-02 Texas Instruments Incorporated Method for maintaining cache coherency in software in a shared memory system
US20030100133A1 (en) * 2001-11-26 2003-05-29 Eidson Michael A. System-on-chip breakpoint synchronization
JP5163120B2 (ja) * 2005-06-22 2013-03-13 日本電気株式会社 デバッグシステム、デバッグ方法、およびプログラム
US7778985B2 (en) * 2006-12-08 2010-08-17 Computer Associates Think, Inc. System and method for suspending transactions being executed on databases
US9983986B2 (en) 2015-09-28 2018-05-29 International Business Machines Corporation Testing code response to injected processing errors
US9753835B2 (en) 2015-11-10 2017-09-05 National Instruments Corporation Debugging parallel graphical program code

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179702A (en) * 1989-12-29 1993-01-12 Supercomputer Systems Limited Partnership System and method for controlling a highly parallel multiprocessor using an anarchy based scheduler for parallel execution thread scheduling
US5963746A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
JP3116443B2 (ja) * 1991-08-30 2000-12-11 ソニー株式会社 ソケット通信ログ蓄積装置
US5325530A (en) * 1993-01-29 1994-06-28 International Business Machines Corporation Controller for sequential programming tools executed in a parallel computing environment
CA2129190C (en) * 1994-07-29 1999-08-17 David J. Taylor Method and apparatus for constructing displays of partially ordered data
US5687375A (en) * 1994-10-14 1997-11-11 International Business Machines Corporation Debugging of High Performance Fortran programs with backup breakpoints

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003162426A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 複数cpuの協調デバッグ回路を備えるコンピュータシステム及びデバッグ方法
WO2015075505A1 (en) * 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. Apparatus and method for external access to core resources of a processor, semiconductor systems development tool comprising the apparatus, and computer program product and non-transitory computer-readable storage medium associated with the method

Also Published As

Publication number Publication date
US6279104B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
GB2232514A (en) Programmable controller
JPH1139190A (ja) 並列処理プログラムのデバッグシステム、及びそのデバッグ方法
US6711448B2 (en) Setting display apparatus for a programmable controller
JPH04362783A (ja) 複数端末での同時並行処理機能を持つcadシステム
JPH05241619A (ja) プログラマブルコントローラのプログラミング装置
JPH1115680A (ja) マルチプロセス管理装置及びプログラム記憶媒体
JPH10247142A (ja) プロセス制御プログラムのプログラミングシステムおよびプログラミング方法
JPS63177231A (ja) 並列プログラムデバグ方式
JP2001356928A (ja) 試験評価システム
JPS61249149A (ja) プログラムトレ−ス装置
JP3085730B2 (ja) 複合cpuシステムの並列シミュレーション方式
JPH06161519A (ja) モニタ装置
JPS6247759A (ja) 自動回線トレ−ス処理方式
JPS59128652A (ja) デイスプレイ装置を用いたプログラム検査方式
JPH1083273A (ja) マルチウインドウ制御装置
JPH11154004A (ja) 通信データ表示装置及び方法、記憶媒体
JP2797674B2 (ja) 初期設定方式
CN114185655A (zh) 基于c#的上位机控制系统
JPS63317840A (ja) プログラムデバック方式
JPH1091477A (ja) 制御用マイクロコンピュータ装置及び該装置の保守ツール
JP2752411B2 (ja) デバッグ装置の制御方法
JPH1040133A (ja) ソフトウェアシミュレータ
JPH02135548A (ja) プログラムのテスト処理システム
JPH11161514A (ja) デバッガ装置、デバッガ方法、およびデバッガプログラムを記録した記録媒体
JPH0196725A (ja) マルチウインドウ制御装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005