JP2752411B2 - デバッグ装置の制御方法 - Google Patents

デバッグ装置の制御方法

Info

Publication number
JP2752411B2
JP2752411B2 JP1050101A JP5010189A JP2752411B2 JP 2752411 B2 JP2752411 B2 JP 2752411B2 JP 1050101 A JP1050101 A JP 1050101A JP 5010189 A JP5010189 A JP 5010189A JP 2752411 B2 JP2752411 B2 JP 2752411B2
Authority
JP
Japan
Prior art keywords
debugging
target machine
screen
computer system
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1050101A
Other languages
English (en)
Other versions
JPH02230432A (ja
Inventor
敏明 嶋田
篤道 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1050101A priority Critical patent/JP2752411B2/ja
Publication of JPH02230432A publication Critical patent/JPH02230432A/ja
Application granted granted Critical
Publication of JP2752411B2 publication Critical patent/JP2752411B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のターゲットマシンのデバッグおよ
び応用プログラムの実行を同時に制御するデバッグ装置
の制御方法に関するものである。
〔従来の技術〕
第3図はマイクロプロセッサ応用機器の開発工程の一
例を示すフローチャートである。図において、ステップ
ST1は開発したソースプログラムを計算機システムに入
力する作業、入力されたソースプログラムをオブジェク
トプログラムに変換するアセンブルおよび複数のオブジ
ェクトモジュールまたはロードモジュールから1つのロ
ードモジュールを作成するリンクを含むプログラミング
作業(プログラミング工程)を示している。また、ステ
ップST2はステップST1で作成された実行可能なモジュー
ルにおける誤りを検出し、除去するプログラムデバック
作業(ソフトウェアデバッグ工程)を示している。
一方、ステップST3は対象となるプロセッサが搭載さ
れるハードウェアを製作する作業(ハードウェア製作工
程)を示し、ステップST4はステップST3で製作されたハ
ードウェアの動作誤りを検索して、修復するハードウェ
アデバック作業(ハードウェアデバック工程)を示して
いる。
また、ステップST5はデバッグ後のソフトウェアおよ
びハードウェアを統合して、全体としての機能や動作等
の誤りを検出して、修復する総合デバッグ作業(総合デ
バッグ工程)を示し、ステップST6は総合デバッグが完
了した後に装置の試験・評価を行う作業(試験・評価工
程)を示している。
第4図は、主に総合デバッグ作業に使用されるデバッ
グ装置の構成を示すブロック図である。図において、10
は総合デバッグ作業を制御する計算機システムの本体
(計算機本体)、11はデバッグの途中経過や結果等を表
示する表示装置、12は制御コマンドを入力するキーボー
ド、21はターゲットマシンのプロセッサが搭載され、計
算機本体10の制御のもとでプログラムを実行するデバッ
グモジュール、31はデバッグ対象となるハードウェア
(以下、ターゲットマシンという。)である。
次に動作について説明する。キーボード12から入力さ
れた転送コマンドにより、実行可能なソフトウェアは、
計算機本体10からデバッグモジュール21またはターゲッ
トマシン31上のRAMに転送される。次に、キーボード12
からの起動コマンドによって、デバッグモジュール21上
のプロセッサがRAM内のプログラムに従って動作を開始
する。そして、ターゲットマシン31のハードウェア環境
を使用してプログラムが実行される。
キーボード12から入力された停止コマンドもしくはあ
らかじめキーボード12から入力された条件に合致した時
を契機として、計算機本体10はデバッグモジュール21の
プロセッサを停止させることができる。停止した時のプ
ロセッサおよびターゲットマシンの各種情報は、デバッ
グモジュール21を経由して計算機本体10に取り込まれ、
表示装置11に表示される。
第5図はデバッグ中における表示装置11の画面表示例
を示すもので、図において、101は表示画面、102は実行
したプログラムのコマンドやプログラムを実行した結果
を表示する実行結果表示領域、103はキーボード12から
入力された制御コマンドを表示するコマンド入力領域、
104は現在入力可能な制御コマンドを表示するコマンド
メニュー表示領域である。
ここで、現在デバッグを実行中のターゲットマシン31
以外のターゲットマシンをデバッグする場合には、コマ
ンド入力領域103の別のハードウェアを表示するよう
に、キーボード12から入力を行う。例えば、第5図に示
した例ではコマンド入力領域103に“ADM0"のように、0
番に対応するターゲットマシン31をデバッグ中であるこ
とを示しているが、他の番号を表示するようにキーボー
ド12からキー入力を行えば、表示は変化する。それとと
もに、計算機本体10も他のターゲットマシンを制御する
状態となり、表示画面もそれに応じて更新される。ま
た、従来のデバッグ装置はターゲットマシン31をデバッ
グ中に、アセンブラ、リンカ等の他の応用ソフトウェア
は実行できない。
〔発明が解決しようとする課題〕
従来のデバッグ装置の制御方法は以上のように行われ
ているので、複数のターゲットマシンに対するデバッグ
を並行して行って、デバッグの途中経過や結果を知りた
い場合には、ターゲットマシンの数に応じた表示装置11
を用意しなければならず、また、デバッグ中に他な応用
ソフトウェアを実行させたい場合には、別の計算機シス
テムを用意しなければならないという課題があった。
この発明は上記のような課題を解消するためになされ
たものであり、表示装置もしくは計算機システムを余分
に用意することなく、複数のターゲットマシンのデバッ
グ中に、全てのデバッグの途中経過や結果を表示させる
ことができ、また、デバッグ中に他の応用ソフトウェア
を実行することができるデバッグ装置の制御方法を得る
ことを目的とする。
〔課題を解決するための手段〕
この発明に係るデバッグ装置の制御方法は、少なくと
も1つのターゲットマシンに関する情報に対応した複数
の小画面および前記応用プログラムの処理に対応した1
つまたは複数の小画面を、同時に1台の表示装置の表示
画面に表示させ、これらの小画面を使用して同時にもし
くは個別にデバッグ作業および応用プログラムの実行を
させるものである。
〔作用〕
この発明におけるデバッグ装置の制御方法は、表示装
置の表示画面に複数の小画面を同時に表示させるととも
に、複数の小画面を使用して少なくとも1つのターゲッ
トマシンに関する情報を表示させるので、1つのターゲ
ットマシンに関する複数の情報を表示させた状態でデバ
ッグ作業を行うことが可能である。
〔実施例〕
以下、この発明の一実施例を図について説明する。第
1図は本発明の一実施例によるデバッグ装置の制御方法
が適用されるデバッグ装置の構成例を示すもので、図に
おいて、13は表示装置11の表示画面101上の任意の点を
指示する画面指示装置、22,23は第2、第3のデバッグ
モジュール、32,33は第2、第3のターゲットマシンで
あり、その他のものは第4図に示した従来のものと同一
のものである。
第2図は表示装置11の表示画面101の表示例を示すも
ので、1〜3はターゲットマシン31,32,33のそれぞれに
対応した小画面であり、その内容は第5図に示した表示
画面101を縮小もしくは部分表示したものである。4は
他の応用ソフトウェア、例えばソフトウェアシミュレー
タに関する小画面である。
次に動作について説明する。まず、キーボード12また
は画面指示装置13により、実行したいデバッグ対象ハー
ドウェアおよび応用ソフトウェアを呼出し、4つの小画
面1〜4を表示画面101に表示させる。そして、ターゲ
ットマシン31のデバッグを行いたい場合には、画面指示
装置13により、表示画面101に表示されている矢印等の
マーク(図示せず)の座標を移動させ、小画面1のコマ
ンドメニュー表示領域104にマークを設定して小画面1
のコマンドメニュー表示領域104に表示されている起動
コマンドを選択する。計算機本体10はマーク位置を認識
して、デバッグモジュール21のプロセッサを起動する。
このデバッグ実行中に第2のターゲットマシン32のデバ
ッグを開始させたい場合には、画面指示装置13によりマ
ーク小画面2のコマンドメニュー表示領域104に表示さ
れている起動コマンドに設定した後、起動コマンドを選
択すればよい。計算機本体10は、同様にして、第2のデ
バッグモジュール22のプロセッサを起動する。同様にし
て、小画面3についても制御することができ、小画面4
についても、画面指示装置13と必要によりキーボード12
とを用いて起動等の制御を行うことができる。デバッグ
の停止等をさせたい場合にも、画面指示装置13により対
応する小画面1〜3のコマンドメニュー表示領域104中
の対応するコマンドを選択すればよい。停止した場合に
各ターゲットマシン31〜33の情報は、対応する小画面1
〜3の実行結果表示領域102に表示される。
なお、上記実施例では、3つの小画面1〜3にそれぞ
れ異なるターゲットマシン31〜33を対応させたが、対応
のさせ方は任意であって、例えば3つの小画面1〜3に
同一のターゲットマシン31〜33を対応させたり、随時、
ターゲットマシン31〜33との対応を変更させてもよい。
また、上記実施例ではデバッグ用の小画面1〜3とソ
フトウェアシミュレータ用の小画面4とを用いた制御方
法について説明したが、小画面の数はいくつであっても
よく、また、アセンブラ、リンカ等の他の応用ソフトウ
ェアを動作させるものであってもよいし、応用ソフトウ
ェアも同時に複数実行可能である。
〔発明の効果〕
以上のように、この発明によれば、表示装置の表示画
面に複数の小画面を同時に表示させるとともに、複数の
小画面を使用して少なくとも1つのターゲットマシンに
関する情報を表示させるので、1つのターゲットマシン
に関する複数の情報を表示させた状態でデバッグ作業を
行うことが可能となり、1のターゲットマシンに関する
複数の情報に基づいて当該ターゲットマシンのデバッグ
を行うことができる効果がある。また、これと同時に計
算機システム上で動作する1乃至複数の応用プログラム
に関する情報を表示させることにより、デバッグ装置の
全体の動作状態を把握しつつデバッグ作業を行うことが
可能となる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるデバッグ装置の制御
方法が適用されるデバッグ装置の構成を示すブロック
図、第2図は表示装置の表示画面の表示例を示す説明
図、第3図はマイクロプロセッサ応用機器の開発工程を
示すフローチャート、第4図は従来のデバッグ装置を示
すブロック図、第5図は従来の制御方法による表示装置
の表示画面の表示例を示す説明図である。 1〜4は小画面、101は表示画面、102は実行コマンドお
よび実行結果表示領域、103はコマンド入力領域、104は
コマンドメニュー表示領域、10は計算機本体、11は表示
装置、12はキーボード、13は画面指示装置、21〜23はデ
バッグモジュール、31〜33はデバッグ対象ハードウェア
(ターゲットマシン)、ST1はプログラミング工程、ST2
はソフトウェアデバッグ工程、ST3はハードウェア製作
工程、ST4はハードウェアデバッグ工程、ST5は総合デバ
ッグ工程、ST6は試験・評価工程。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ターゲットマシンのプロセッサを搭載した
    デバッグモジュールを介して、計算機システムの指示に
    より前記ターゲットマシンを起動、停止させ、前記ター
    ゲットマシンに関する情報を前記デバッグモジュールか
    ら前記計算機システムに転送し、前記情報を前記計算機
    システムの表示装置に表示させて前記ターゲットマシン
    のデバッグを制御するデバッグ装置の制御方法におい
    て、 1つまたは複数の前記ターゲットマシンを前記デバッグ
    モジュールを介して前記計算機システムに接続し、これ
    らのターゲットマシンの駆動および応用プログラムの処
    理を前記計算機システムで同時に制御し、少なくとも1
    つのターゲットマシンに関する情報に対応した複数の小
    画面および前記応用プログラムの処理に対応した1つま
    たは複数の小画面を、同時に前記計算機システムの表示
    装置の表示画面に表示させ、この表示されている小画面
    を使用して、同時に、もしくは個別に前記情報を検査し
    てデバッグを制御することを特徴とするデバッグ装置の
    制御方法。
JP1050101A 1989-03-03 1989-03-03 デバッグ装置の制御方法 Expired - Lifetime JP2752411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1050101A JP2752411B2 (ja) 1989-03-03 1989-03-03 デバッグ装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1050101A JP2752411B2 (ja) 1989-03-03 1989-03-03 デバッグ装置の制御方法

Publications (2)

Publication Number Publication Date
JPH02230432A JPH02230432A (ja) 1990-09-12
JP2752411B2 true JP2752411B2 (ja) 1998-05-18

Family

ID=12849685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1050101A Expired - Lifetime JP2752411B2 (ja) 1989-03-03 1989-03-03 デバッグ装置の制御方法

Country Status (1)

Country Link
JP (1) JP2752411B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62267841A (ja) * 1986-05-16 1987-11-20 Omron Tateisi Electronics Co プログラムデバツグ装置
JPS63229533A (ja) * 1987-03-19 1988-09-26 Fanuc Ltd マルチウインドウ・マルチタスクシステム
JPS63317840A (ja) * 1987-06-20 1988-12-26 Fujitsu Ltd プログラムデバック方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62267841A (ja) * 1986-05-16 1987-11-20 Omron Tateisi Electronics Co プログラムデバツグ装置
JPS63229533A (ja) * 1987-03-19 1988-09-26 Fanuc Ltd マルチウインドウ・マルチタスクシステム
JPS63317840A (ja) * 1987-06-20 1988-12-26 Fujitsu Ltd プログラムデバック方式

Also Published As

Publication number Publication date
JPH02230432A (ja) 1990-09-12

Similar Documents

Publication Publication Date Title
US20030005416A1 (en) Fault search method and apparatus
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
US6445970B1 (en) Computerized embroidery machine diagnostics
US6275955B1 (en) Diagnostic software for facilitating flowchart programming
US5973687A (en) Graphical distributed make tool methods apparatus and computer program products
JP2752411B2 (ja) デバッグ装置の制御方法
JPH07248941A (ja) デバッグ支援装置
JPH08194518A (ja) 作業ロボットの教示装置および作業プログラム作成装置
JP2001042907A (ja) シーケンス制御装置
JP2001154874A (ja) プログラムデバッグ装置
JPH10247142A (ja) プロセス制御プログラムのプログラミングシステムおよびプログラミング方法
JPH08137532A (ja) ロボット動作プログラム作成方法およびロボット教示方法
JP2009244952A (ja) モーションコントローラ、シミュレーション方法及びシミュレーションプログラム
Anderson et al. Open architecture controller solution for custom machine systems
JPH03209534A (ja) プログラム開発支援装置
JPH02232744A (ja) シミュレータの構成制御方式
JPH11306042A (ja) ソフトウェア開発支援装置及びデバッグ方法
JPH10133729A (ja) 自動機の作業指示装置
JPH0245836A (ja) 試験診断プログラムの自動進捗管理方式
JPS62293305A (ja) Faコントロ−ラのソフトウエア開発装置
JPH04348436A (ja) 関数名選択方式
JP2001344010A (ja) 分散形制御システムのオペレータズコンソール
JP5384306B2 (ja) 表示/制御・シミュレートシステム、そのプログラマブル表示器、シミュレータ装置
JPH06175844A (ja) ソフトウェアの開発方法
JPS63189948A (ja) 対話形デバツガにおけるバツチ形デバツグ方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12