JPS62267841A - プログラムデバツグ装置 - Google Patents

プログラムデバツグ装置

Info

Publication number
JPS62267841A
JPS62267841A JP61110525A JP11052586A JPS62267841A JP S62267841 A JPS62267841 A JP S62267841A JP 61110525 A JP61110525 A JP 61110525A JP 11052586 A JP11052586 A JP 11052586A JP S62267841 A JPS62267841 A JP S62267841A
Authority
JP
Japan
Prior art keywords
debug
program
target system
host computer
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61110525A
Other languages
English (en)
Inventor
Hiroshi Kuribayashi
博 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP61110525A priority Critical patent/JPS62267841A/ja
Publication of JPS62267841A publication Critical patent/JPS62267841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、例えばマイクロコンピュータ等の応用システ
ム開発ツールとしての構造化プログラム支援のためのプ
ログラムデバッグ装置、特にターゲットシステムのプロ
グラムのデバッグを、上位コンピュータから通信回線を
介してリモートで実行し得るようにした、プログラムデ
バッグ装置に関する。
(従来の技術) 従来のこの種のプログラムデバッグ装置どしては、例え
ば、デバッグ対象のマイクロプロセツサ(CPUチップ
)の代わりに、ブO−ブを挿入する所謂インナーキット
・エミュレータ(以下、ICEと略記する)や、あるい
はデバッグ対象のCPUシステム(ターゲットシステム
)のプログラム内に、デバッグエイドタスクを組込み、
シリアルボート又はバスを介して外部のコンソールやモ
ニタ5A?i土でデバッグを行うgA置等が既に開発さ
れ使用されている。
(発明が解決しようと16問題点) しかしながら、前益のICEにあっては、実際の工場環
境で使用する場合、tchプローブをターゲットシステ
ムへ挿入接続することが捗め℃困難であり、不可能なこ
とさえある、といった問題があり、また、後者の所謂デ
バッグエイドタスクによる場合にあっては、ターゲット
システムのプログラム容量の制限に基づきデバッグエイ
ドタスクの適切な組込みができず、イれがため適切なマ
ン・マシン・インターフェースの構築ができなかった、
という問題があった。
本発明は、上述したような問題点に鑑みて為されたもの
で、実際に開発されている例えばマルチマイクロプロセ
ッサシステム(ターゲットシステム)のメモリに格納さ
れているプログラム(以下、ターゲットプログラムとい
う)内に、必要最小限のプログラム(デバッグエイドタ
スク)を挿入しておき、そのターゲットシステムをシリ
アルボート等の通信回線を介して上位コンピュータに接
続)゛( し、似て、その上位コンピュータ上でマン・マシン・イ
ンターフェースを構築することにより、任意のターゲッ
トシステムのリモートデバッグができるようにした、プ
ログラムデバッグ装置を提供することを目的とする。
(問題点を解決するための手段) そして、前記の問題点を解決する本発明の技術的な手段
は、デバッグプログラムを備えた上位コンピュータと、
デバッグエイドタスクを備えたターゲットシステムとを
通信回線を介して接続し、そのデバッグエイトタスクの
処理・実行を前記上位コンピュータのデバッグプログラ
ムで行うようにしたもしである。
(実施例) 第1図は本発明装置の一実施例を示す概略構成ブロック
図で、同図中、1は例えばF A (r’actor’
/八utolatiへn)用コンピュータあるいはPC
(プログラミング・コンソール装置)等の上位コンビ1
−夕で、この上位コンピュータ1は、デバッグプログラ
ムを有し、そのコンピュータ1上で後述する如き、適切
なマン・マシン・インタフェースを構築している。2は
前記、l:位コンピュータ1と複数のターゲットシステ
ム3とを接続スるシリアルボート等の標準の通信回線で
ある。前記複数の各ターゲットシステム3は、例えば、
メモリ、110、レジスタのリード/ライト、タスクの
生成。
切替え、削除、ブレークポイントの設定等々必要最小限
の機能を備えたデバッグエイドタスクをターゲットプロ
グラム(ターゲットシステムのメモリに格納されている
プログラム)内に有している。
第2図は前記、F位コンピュータ1上で構築されるマン
・マシン・インタフェースの一例を示す斜視図で、同図
中、4はCRTディスプレイ、5はそのディスプレイ4
上に表示されるマルチウィンドウで、このマルチウィン
ドウ5の任意のウィンドウを選択することにより、自動
的に所望のターゲットシステムの選択ができるようにな
っている。
これにより、マルチマイクロプロセッサシステムや分散
処理システムにおけるプログラムのデバッグが可能とな
る。6は前記マルチウィンドウ5の選択情報やデバッグ
処理に必要な命令情報等を対話形式で打込み可能なキー
ボードである。
以上の構成からなる本発明a置の、動作について、第3
図及び第4図を参照しながら説明する。
なお、第3図は、上位コンピュータ1の動作を説明する
ためのフローチャートであり、第4図はターゲットシス
テム3の動作を説明するためのフO−ヂャートであって
、第3図及び第4図中のST1〜5T13はフローチャ
ートの各ステップを示す。
先ず、第3図を参照しながら、上位コンピュータ1の動
作を説明する。ST1でマルチウィンドウ5のうりの所
望のウィンドウを選択することで、所定のターゲットシ
ステム3のアドレスが自動的に決定される(ST2)、
L、かる後、ST3で、キーボード6からデバッグコマ
ンドを入力すると、このデバッグコマンドは、前記ター
ゲットシステム3のデバッグエイドタスクが理解できる
ように因本コマンドにmrpaされた所謂通信パケット
に変換作成される(ST4)。この作成された通信パケ
ット(デバッグコマンド)は、通信回線2を介して、各
ターゲットシステム3へ送信される(ST5)。各ター
ゲットシステム3は、その通信パケットを受信し、これ
に基づき後述づる姐き動作を行った後、通信回線2を介
してそのレスポンスを上位コンピュータ1に返送する。
ST6で1よ、そのターゲットシステム3からのレスポ
ンスを受信し、ST7で、その受信した情報を適宜編集
してこれをCRTディスプレイ4に表示する。
オペレータ(利用名)は、その表示を視認しながら対話
形式で、必要に応じ、再度のデバッグコマンドの入力(
ST3)やウィンドウ選択(ST1)を繰返しながら、
所望のターゲットプログラムのデバッグ処理を遠隔操作
により行う。
かように、上位コンピュータ1上でのきめこまかなマン
・マシン・インタフェースが構築され、これにより、シ
ンボリックデバッグなどが簡単に実現できることとなる
次に、前記ターゲットシステム3の動作を第4図を参照
しながら説明する。
ここに、各ターゲットシステム3は、上位コンピュータ
1からの通信パケット(デバッグコマンド)を取込むた
めの通信インタフェースと、通常の通信とデバッグコマ
ンドとを識別するためのコマンド識別部とを有している
。つまり、各ターゲットシステム3の通信インタフェー
スプログラム内には、通常の通信とデバッグコマンドと
の切替様能が付加されている。
そこで、ターゲットシステム3は、先ずST8で通信の
有無を判断する。通信がなければ有るまで持I11する
(ST8のNo)。通信が有れば(ST8のYES) 
、次いで、51−9で、デバッグコマンドがあるか否か
を前記コマンド識別部にて判断する。そこでデバッグコ
マンドがなければ(ST9ONo)、5TIOで通常の
通信処理を実行し、終了する。
一方、ST9でデバッグコマンドがあると判断された後
は(ST9のYES)、ST11で当該ターゲットシス
テム3のデバッグエイドタスクを起動し、次いで、5T
12で、デバッグコマンドを実行し、そのレスポンスを
当該ターゲットシステムの通信インターフェースより通
信回線2を介して前記上位コンピュータ1に送信する。
しかる後、5T13で前記デバッグエイトタスクを停止
して、当該ターゲットシステム3の動作を終了する。
これらの各処理動作によって、各ターゲットシステムの
通信インタフェースを介して、ターゲットプログラムの
リモートデバッグ及び分散システムの監視が可能となる
(発明の効果) 以上、説明したところから明らかなように、本発明は、
デバッグエイドタスク(このタスクの機能としては、例
えばメモリ、Ilo、レジスタのリード/ライト等々必
要最小限の機能のみとする)を備えた少なくとも1台以
上のターゲットシステムを、通信回線を介して、デバッ
グ70グラムを漏えた上位コンピュータに接続し、その
上位コンピュータ上でマン・マシン・インタフェースを
構築するようにしたものであるから、上位コンピュータ
から通信回線を介して各ターゲットシステムのターゲッ
トプログラムのデバツギングを遠隔操作により行うこと
ができ、従来のICEのようにICEプローブの挿入等
が不要となる、といった効果がある。
これを更に詳述するに、ターゲツトCPU上のデバッグ
エイドタスクの機能を必要最小限に止めた方ので、ター
ゲツトCPU上でメモリの占有を極力少なくでき、上位
コンピュータ上で適切なマン・マシン・インタフェース
を構築できる。その結果、′tS綴言諸言語応したデバ
ッグ用の環境を実現できる。
また、通信回線として、シリアルポート等の標準の通信
回線を利用°しているので、現場ぐの上位コンビタユー
タ乃至はターゲットシステムの接続も容易となる。
更には、各ターゲットシステムの通信インタフェースプ
ログラム内に通常の通信とデバッグコマンドとの切替機
能を付加せしめたことにより、前記通信回線上に接続さ
れた任意のターゲットシステムのリモートデパックがで
きる、という種々の効果が得られる。
【図面の簡単な説明】
第1図は本発明装置の一実施例を示ず概18構成ブロッ
ク図、第2図は第1図にお番プる上位コンピュータ上で
構築されるマン・マシン・インタフェースの一例を示す
概略構成斜視図、第3図は同じく上位コンピュータの動
作を説明するだめのフローチャート、第4図は第1図に
おけるターゲットシステムの動作を説1月するためのフ
ローチャートである。 1・・・上位コンピュータ、2・・・通信回線、3・・
・ターゲットシステム、4・・・CRTディスプレイ、
5・・・マルチウィンドウ、6・・・キーボード。 特許出願人   立石電機株式会社 代理人 弁理士 岩倉哲二(他1名) 第 11

Claims (1)

    【特許請求の範囲】
  1. デバッグプログラムを備えた上位コンピュータと、この
    コンピュータに接続する通信回線と、この通信回線に接
    続するデバッグエイドタスクを備えたターゲットシステ
    ムとを有し、前記上位コンピュータのデバッグプログラ
    ムで前記ターゲットシステムのデバッグエイドタスクの
    処理・実行を行うことを特徴とするプログラムデバッグ
    装置。
JP61110525A 1986-05-16 1986-05-16 プログラムデバツグ装置 Pending JPS62267841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61110525A JPS62267841A (ja) 1986-05-16 1986-05-16 プログラムデバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61110525A JPS62267841A (ja) 1986-05-16 1986-05-16 プログラムデバツグ装置

Publications (1)

Publication Number Publication Date
JPS62267841A true JPS62267841A (ja) 1987-11-20

Family

ID=14538012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61110525A Pending JPS62267841A (ja) 1986-05-16 1986-05-16 プログラムデバツグ装置

Country Status (1)

Country Link
JP (1) JPS62267841A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230432A (ja) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp デバッグ装置の制御方法
JPH04299744A (ja) * 1991-03-28 1992-10-22 Mitsubishi Electric Corp インタプリタ形言語によるプログラムのデバッグ方法
JPH0546429A (ja) * 1991-08-20 1993-02-26 Nec Corp ソフトウエアのデバツグ方式
JP2007328501A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230432A (ja) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp デバッグ装置の制御方法
JP2752411B2 (ja) * 1989-03-03 1998-05-18 三菱電機株式会社 デバッグ装置の制御方法
JPH04299744A (ja) * 1991-03-28 1992-10-22 Mitsubishi Electric Corp インタプリタ形言語によるプログラムのデバッグ方法
JPH0546429A (ja) * 1991-08-20 1993-02-26 Nec Corp ソフトウエアのデバツグ方式
JP2007328501A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
US5042002A (en) Programmable controller with a directed sequencer
US5319783A (en) Programmable controller with an operator messaging function
US7865883B1 (en) Parallel and asynchronous debugger and debugging method for multi-threaded programs
EP1118939A2 (en) Software debugger user interface
JPS62267841A (ja) プログラムデバツグ装置
EP0198170B1 (en) A monitor circuit
US5995987A (en) Programming method and programming unit for programmable controller in which only common names for application instructions need be designated by the programmer
US5263170A (en) Monitor circuit for detecting noise conditions through input output coincidence comparison
JPS60173631A (ja) 制御プログラム切換え方式
JPH03144833A (ja) デバッグ・システム
JPH09198266A (ja) プロセス制御システム
JPS59229651A (ja) システム開発装置
JPH10301803A (ja) デバッグ装置、情報処理装置及び情報記憶媒体
JPH01232446A (ja) コンピュータのプログラム開発支援装置
JPS6158052A (ja) マイクロコンピユ−タプログラム簡易デバツグ装置
JPH11161514A (ja) デバッガ装置、デバッガ方法、およびデバッガプログラムを記録した記録媒体
JPS6020771B2 (ja) マイクロ診断方式
JPS63104148A (ja) マイクロコンピユ−タ装置の開発装置
JPS60122432A (ja) 計算機システムにおける割込機能診断方式
JPS59208659A (ja) プログラム・デバツグ装置
JPH04350736A (ja) プログラマブルコントローラ
JPH1021110A (ja) エミュレータ
JPS59174949A (ja) エミユレ−ト方式
JPH07234805A (ja) 複数の中央処理装置の同時デバッグ方法