JPS59174949A - エミユレ−ト方式 - Google Patents
エミユレ−ト方式Info
- Publication number
- JPS59174949A JPS59174949A JP58049593A JP4959383A JPS59174949A JP S59174949 A JPS59174949 A JP S59174949A JP 58049593 A JP58049593 A JP 58049593A JP 4959383 A JP4959383 A JP 4959383A JP S59174949 A JPS59174949 A JP S59174949A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- scan
- input
- service processor
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、命令の追加、変更あるいはハード故障等によ
り特定の命令が既存のハードウェアで実行不可能となっ
た場合に、サービスプロセッサ(以下SVPと略)から
のスキャン・イン/アウトにより該特定の命令を代行し
て実行できるようにする命令のエミュレート方式に関す
る。
り特定の命令が既存のハードウェアで実行不可能となっ
た場合に、サービスプロセッサ(以下SVPと略)から
のスキャン・イン/アウトにより該特定の命令を代行し
て実行できるようにする命令のエミュレート方式に関す
る。
従蝋術と問題点
従来のデータ処理装置ではハードウェア実現後例えば設
計終了後に、その装置のプロセッサに定義された命令に
ついて新規の命令追加又は既存命令の定義の変更が発生
したり、あるいは実際に製作し稼動中のハードウェアが
故障して特定の命令が実行できなくなったりすると、前
者なら設計、製作をやり直す、後者なら・実行中の処理
を中断してハードウェアの変更あるいは修理をする必要
がある。ところが、このようなハードウェアの変更、修
理は長時間を要し、この間、稼動中のものなら処理が停
止するばかりでなく、電源の切断等が伴うため円滑な処
理の継続ができない。この種のデータ処理装置としては
種々のものがあるが、例えば通信制御装置(CCP)な
どはその−例である。
計終了後に、その装置のプロセッサに定義された命令に
ついて新規の命令追加又は既存命令の定義の変更が発生
したり、あるいは実際に製作し稼動中のハードウェアが
故障して特定の命令が実行できなくなったりすると、前
者なら設計、製作をやり直す、後者なら・実行中の処理
を中断してハードウェアの変更あるいは修理をする必要
がある。ところが、このようなハードウェアの変更、修
理は長時間を要し、この間、稼動中のものなら処理が停
止するばかりでなく、電源の切断等が伴うため円滑な処
理の継続ができない。この種のデータ処理装置としては
種々のものがあるが、例えば通信制御装置(CCP)な
どはその−例である。
発明の目的
本発明は、上述した状況下においても簡単に仕様変更に
対処でき、実行中の処理を長時間停止することなくP長
1ルに処理継続可能とする方式を提供しようとするもの
である。
対処でき、実行中の処理を長時間停止することなくP長
1ルに処理継続可能とする方式を提供しようとするもの
である。
発明の構成
本発明は、プロセッサと、該プロセッサからの入出力命
令により動作するアダプタと、該アダプタ内の制御回路
にデータを任意にスキャンイン/アウト可能なサービス
プロセッサとを備えるシステムの命令エミュレート方式
において、該アダプタには、予め該サービスプロセッサ
により指定された特定の入出力命令が該プロセッサから
発行されたときに自己の動作を停止する回路を設け、そ
して該アダプタの動作停止を該サービスプロセッサが検
出したときはそのスキャンイン/アウト機能によって該
アダプタ内の制御回路を該特定あ入出力命令が実行され
たと同様の状態にし、その後該アダプタの自己動作を再
開させることを特徴とするが、以下図示の実施例を参照
しながらこれを詳細に説明する。
令により動作するアダプタと、該アダプタ内の制御回路
にデータを任意にスキャンイン/アウト可能なサービス
プロセッサとを備えるシステムの命令エミュレート方式
において、該アダプタには、予め該サービスプロセッサ
により指定された特定の入出力命令が該プロセッサから
発行されたときに自己の動作を停止する回路を設け、そ
して該アダプタの動作停止を該サービスプロセッサが検
出したときはそのスキャンイン/アウト機能によって該
アダプタ内の制御回路を該特定あ入出力命令が実行され
たと同様の状態にし、その後該アダプタの自己動作を再
開させることを特徴とするが、以下図示の実施例を参照
しながらこれを詳細に説明する。
発明の実施例
第1図は本発明の対象となるシステムの構成図で、Pは
プロセッサ、ADP 1〜ADPnはアダプタ、SvP
はサービスプロセッサである。プロセッサPばプロセッ
サバスPBを介して複数のアダプタADP +〜ADP
nに接続されており、プロセッサPがいずれかのアダプ
タADPxを動作させる場合にはその動作指示内容に応
じた入出力命令をハスPBを介して該当するアダプタA
DPxに伝達する。この場合、バスPB上にはアダプタ
ADPxを指定するアルレス、入出力命令コード、伝達
の為の制御信号等が定・義されて(のせられて)いる。
プロセッサ、ADP 1〜ADPnはアダプタ、SvP
はサービスプロセッサである。プロセッサPばプロセッ
サバスPBを介して複数のアダプタADP +〜ADP
nに接続されており、プロセッサPがいずれかのアダプ
タADPxを動作させる場合にはその動作指示内容に応
じた入出力命令をハスPBを介して該当するアダプタA
DPxに伝達する。この場合、バスPB上にはアダプタ
ADPxを指定するアルレス、入出力命令コード、伝達
の為の制御信号等が定・義されて(のせられて)いる。
又プロセラ−IJ′P及びアダプタADP+〜ADPn
はサービスプロセッサバスSBによりサービスプロセッ
サSVPと接続されていて、サービスプロセッサSVP
からの指示によりそれらの制御回路のスキャンイン、ス
キャンアウト等が行われる。スキャンインとは該制御回
路内のフリップフロップ、レジスタ、メモリなどの結線
を変更してこれらを直列に接続し、外部からその任意の
ものにデータを書込む動作を指し、逆にスキャンアラ1
へとはこれらの任意のものの状態(内容)を読出す(シ
リアルアラi−する)動作を指し、通常試験時等に使用
される。
はサービスプロセッサバスSBによりサービスプロセッ
サSVPと接続されていて、サービスプロセッサSVP
からの指示によりそれらの制御回路のスキャンイン、ス
キャンアウト等が行われる。スキャンインとは該制御回
路内のフリップフロップ、レジスタ、メモリなどの結線
を変更してこれらを直列に接続し、外部からその任意の
ものにデータを書込む動作を指し、逆にスキャンアラ1
へとはこれらの任意のものの状態(内容)を読出す(シ
リアルアラi−する)動作を指し、通常試験時等に使用
される。
第2図は本発明の一実施例を示すブロック図で、アダプ
タ八DPxに関する部分を示しである。通常の処理にお
いては、プロセッサPからアダプタADPxに発行され
た入出力命令はプロセッサハスPBに接続されたレジス
タRにラッチされ、デコード回路DCによりデコードさ
れて命令実行制御回路CNTに伝達される。そして制御
回路CNTではそのテコード値に応して該当する動作を
行う。該当する動作とはある信号線をオンにするゲート
を開くなどであるが、約言すればあるフリ・ノブフロッ
プをオンにするということである。
タ八DPxに関する部分を示しである。通常の処理にお
いては、プロセッサPからアダプタADPxに発行され
た入出力命令はプロセッサハスPBに接続されたレジス
タRにラッチされ、デコード回路DCによりデコードさ
れて命令実行制御回路CNTに伝達される。そして制御
回路CNTではそのテコード値に応して該当する動作を
行う。該当する動作とはある信号線をオンにするゲート
を開くなどであるが、約言すればあるフリ・ノブフロッ
プをオンにするということである。
本発明ではアダプタADPxに破線枠内のレジスタSR
1有効指示ピッl−Eおよび比較回路CMPを追加して
おく。そしである入出力命令の追加又は変更がある場合
、サービスプロセッサSVPよりあらかじめその入出力
命令コートをレジスタSRに、かつ該レジスタSRの内
容が有効であることを示すビットEをスキャンインして
おく。この状態で該当する入出力命令がプロセッサPよ
り発行されレジスタRにラッチされると、比較回路CM
PはビットEがオン状態である間は密にレジスタRとS
Rの内容を比較しているので、内容が一致した場合はク
ロックストップ信号CKSPをオンとする。この信号C
KSPはアダプタADPXのクロックを停止させるよう
に定義されているので、該入出力命令がプロセッサPよ
り発行された時点でアダプタADPXは自己の処理を停
止する。
1有効指示ピッl−Eおよび比較回路CMPを追加して
おく。そしである入出力命令の追加又は変更がある場合
、サービスプロセッサSVPよりあらかじめその入出力
命令コートをレジスタSRに、かつ該レジスタSRの内
容が有効であることを示すビットEをスキャンインして
おく。この状態で該当する入出力命令がプロセッサPよ
り発行されレジスタRにラッチされると、比較回路CM
PはビットEがオン状態である間は密にレジスタRとS
Rの内容を比較しているので、内容が一致した場合はク
ロックストップ信号CKSPをオンとする。この信号C
KSPはアダプタADPXのクロックを停止させるよう
に定義されているので、該入出力命令がプロセッサPよ
り発行された時点でアダプタADPXは自己の処理を停
止する。
サービスプロセッサSVPはアダプタADP xのクロ
ック走行状態を常に監視しているので、クロックがf宇
土すれば直ちにそれを知り、そしてクロック停止状態を
検出すると該当する入出力命令のエミュレートプログラ
ムの走行を開始させる。
ック走行状態を常に監視しているので、クロックがf宇
土すれば直ちにそれを知り、そしてクロック停止状態を
検出すると該当する入出力命令のエミュレートプログラ
ムの走行を開始させる。
つまりアダプタ酸A D P xの制御回路CNTのフ
リップフロップなどをスキャンイン/アウトにより該入
出力命令が実行されたと同様の状態に変更する。例えば
プロセッサPからの該入出力命令が制御回路CNT内の
あるフリップフロップFFkをオンとする出力命令であ
ったとすれば、サービスプロセッサSVPがスキャンイ
ンによりそのフリップフロップFFkをオンとする。こ
うして外部から見れば該入出力命令が実行されたと同じ
になる。該入出力命令を既存の入出力命令に対する追加
又は変更と関連づけて更に説明すると次の様になる。例
えばプロセッサPからの特定の出力命令■でフリップフ
ロップFFkをオンにするシステJ、が設定されている
場合に、これを出力命令1′でも該フリップフロップF
Fkをオンにするように変更するまたは命令を追加する
とすれば、少なくとも出力命令■をデコードした信号と
出力命令ビをデコードした信号のいずれでもフリップフ
ロップFFkをオンにするようにオアゲートの様なハー
ドウェアの追加が必要となる。しかし、これは設計が終
了した、更には製作が完了した、果ては稼動中であるよ
うな場合には簡単なことではない。そこで本例のように
予め破線枠内のような回路SPを設けておけば、命令の
追加があった段階でサービスプロセッサSVPからレジ
スタSRに出力命令ドをスキャンインするだけで即応で
きる。同様のことは出力命令Iでフリ・ノブFFkをオ
ンするところを、出力命令ビでフリップフロップFFk
をオシするように、命令を変更する場合にも適用でき、
更にはデコーダDC1制御回路CNTの一部のハードウ
ェアの障害で出力命令Iが通常の経−路で実行できなく
なった場合にもあてはまるくこの場合もレジスタSRに
出力命令Iをスキャンインしておけばよい)。
リップフロップなどをスキャンイン/アウトにより該入
出力命令が実行されたと同様の状態に変更する。例えば
プロセッサPからの該入出力命令が制御回路CNT内の
あるフリップフロップFFkをオンとする出力命令であ
ったとすれば、サービスプロセッサSVPがスキャンイ
ンによりそのフリップフロップFFkをオンとする。こ
うして外部から見れば該入出力命令が実行されたと同じ
になる。該入出力命令を既存の入出力命令に対する追加
又は変更と関連づけて更に説明すると次の様になる。例
えばプロセッサPからの特定の出力命令■でフリップフ
ロップFFkをオンにするシステJ、が設定されている
場合に、これを出力命令1′でも該フリップフロップF
Fkをオンにするように変更するまたは命令を追加する
とすれば、少なくとも出力命令■をデコードした信号と
出力命令ビをデコードした信号のいずれでもフリップフ
ロップFFkをオンにするようにオアゲートの様なハー
ドウェアの追加が必要となる。しかし、これは設計が終
了した、更には製作が完了した、果ては稼動中であるよ
うな場合には簡単なことではない。そこで本例のように
予め破線枠内のような回路SPを設けておけば、命令の
追加があった段階でサービスプロセッサSVPからレジ
スタSRに出力命令ドをスキャンインするだけで即応で
きる。同様のことは出力命令Iでフリ・ノブFFkをオ
ンするところを、出力命令ビでフリップフロップFFk
をオシするように、命令を変更する場合にも適用でき、
更にはデコーダDC1制御回路CNTの一部のハードウ
ェアの障害で出力命令Iが通常の経−路で実行できなく
なった場合にもあてはまるくこの場合もレジスタSRに
出力命令Iをスキャンインしておけばよい)。
上述した命令の代行が終了したら具体的にはスキャンイ
ン/アウトが終了したらサービスプロセッサSVPはア
ダプタADP′xのクロック停止状態を解除し、該アダ
プタが再度自己の動作を行えるようにする。尚、破線枠
内の追加回路SPを複数組設けておけば、同数の命令の
追加、変更等に対処できる。この場合にはどの回路がク
ロツク図1−ツブ信号CKSPをオンにして動作停止し
たかをサービスプロセッサSVP側で判別できるインタ
ーフェイスが必要である。
ン/アウトが終了したらサービスプロセッサSVPはア
ダプタADP′xのクロック停止状態を解除し、該アダ
プタが再度自己の動作を行えるようにする。尚、破線枠
内の追加回路SPを複数組設けておけば、同数の命令の
追加、変更等に対処できる。この場合にはどの回路がク
ロツク図1−ツブ信号CKSPをオンにして動作停止し
たかをサービスプロセッサSVP側で判別できるインタ
ーフェイスが必要である。
発明の効果
以上述べたように本発明によれば、サービスプロセッサ
のスキャンイン/アウト機能を利用して、装置の継続動
作に影響を与えず、極めて短時間で命令のエミュレート
かり能であり、装置の運用時及びナス1〜時等に命令変
更、追加、ノ\−ド障害があっても既存のハードウェア
の変更を必要と−Uすに当該命令を実行できる利点かあ
る。
のスキャンイン/アウト機能を利用して、装置の継続動
作に影響を与えず、極めて短時間で命令のエミュレート
かり能であり、装置の運用時及びナス1〜時等に命令変
更、追加、ノ\−ド障害があっても既存のハードウェア
の変更を必要と−Uすに当該命令を実行できる利点かあ
る。
第1図は本発明を適用するシステムのプロ・ツク図、第
2図は本発明の」実施例を示す要部のブI′:Iツク図
である。 図中、Pはプロセッサ、ADP+〜A D P 11は
アダプタ、SVPはサーヒスブロセ、す、CN ’I”
は制御回路、spは動作停止回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第1図 5口 第2図 Q
2図は本発明の」実施例を示す要部のブI′:Iツク図
である。 図中、Pはプロセッサ、ADP+〜A D P 11は
アダプタ、SVPはサーヒスブロセ、す、CN ’I”
は制御回路、spは動作停止回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第1図 5口 第2図 Q
Claims (1)
- プロセッサと、該プロセッサからの入′出力命令により
動作するアダプタと、該アダプタ内の制御回路にデータ
を任意にスキャンイン/アウト機能なサービスプロセッ
サとを備えるシステムの命令エミュレート方式において
、該アダプタには、予め該サービスプロセッサにより指
定された特定の入出力命令が該プロセッサから発行され
たときに自己の動作を停止する回路を設け、そして該ア
ダプタの動作停止を該サービスプロセッサが検出したと
きはそのスキャンイン/アウト機能によって該アダプタ
内の制御回路を該特定の入出力命令が実行されたと同様
の状態にし、その後該アダプタの自己動作を再開させる
ことを特徴とするエミュレート方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58049593A JPS59174949A (ja) | 1983-03-24 | 1983-03-24 | エミユレ−ト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58049593A JPS59174949A (ja) | 1983-03-24 | 1983-03-24 | エミユレ−ト方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59174949A true JPS59174949A (ja) | 1984-10-03 |
Family
ID=12835529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58049593A Pending JPS59174949A (ja) | 1983-03-24 | 1983-03-24 | エミユレ−ト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59174949A (ja) |
-
1983
- 1983-03-24 JP JP58049593A patent/JPS59174949A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5218525A (en) | Method and apparatus for partially running a sequence program for debugging thereof | |
GB2232514A (en) | Programmable controller | |
US5274765A (en) | Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices | |
US5003468A (en) | Guest machine execution control system for virutal machine system | |
EP0194185A2 (en) | Computer system having instruction surveillance configuration | |
JPS59174949A (ja) | エミユレ−ト方式 | |
KR920003279B1 (ko) | 데이타 처리장치의 os 및 nos 로딩방법 | |
JPH04362755A (ja) | 共用型拡張記憶試験方式 | |
JP2584903B2 (ja) | 外部装置制御方式 | |
JP2944729B2 (ja) | リモートチヤネル装置 | |
JPS62103738A (ja) | プログラマブルコントロ−ラ | |
JPH04225442A (ja) | コンピュータファイルシステムの整合性検査方式 | |
KR930004425B1 (ko) | 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법 | |
JPS59103158A (ja) | デイジタル信号処理プログラムデバツグ方式 | |
JPS61103249A (ja) | テストモニタプログラムの操作方式 | |
JPS5853773B2 (ja) | 緊急制御方式 | |
JPS6370360A (ja) | 入出力制御方式 | |
JPH02176905A (ja) | プログラマブル・コントローラ | |
JPS6273356A (ja) | デ−タ処理装置 | |
JPH01130235A (ja) | マイクロコンピュータ開発支援装置 | |
JPS5927355A (ja) | 情報処理システム | |
JPH0232652A (ja) | 回線トレース制御装置 | |
JPH08335212A (ja) | 分散計算機システムにおけるプログラム起動方法 | |
JPH02280251A (ja) | 初期プログラム・ロード方式 | |
JP2000284967A (ja) | マイクロコンピュータ |