JPS5853773B2 - 緊急制御方式 - Google Patents

緊急制御方式

Info

Publication number
JPS5853773B2
JPS5853773B2 JP53098867A JP9886778A JPS5853773B2 JP S5853773 B2 JPS5853773 B2 JP S5853773B2 JP 53098867 A JP53098867 A JP 53098867A JP 9886778 A JP9886778 A JP 9886778A JP S5853773 B2 JPS5853773 B2 JP S5853773B2
Authority
JP
Japan
Prior art keywords
interrupt
emergency control
processing
control
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53098867A
Other languages
English (en)
Other versions
JPS5525172A (en
Inventor
伸春 金沢
一夫 小林
広 新谷
富秀 瀬尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP53098867A priority Critical patent/JPS5853773B2/ja
Publication of JPS5525172A publication Critical patent/JPS5525172A/ja
Publication of JPS5853773B2 publication Critical patent/JPS5853773B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御を導入した情報処理シ
ステムの緊急制御方式、特に緊急制御処理終了時、割込
処理に制御を引渡す際の処理方式一般に電子交換システ
ムのような実時間性が要求されるシステムでは重要障害
発生時においては緊急制御回路によるシステムの再開処
理は必須である。
該再開処理は緊急制御処理、即ちシステムの初期設定、
立上げ系の構成制御および初期プログラムロード(IP
L)を実行し、これらの動作を終了時、割石処理を介し
て再開処理用ソフトウェアに制御を渡している。
この場合、緊急制御処理により起動される割込処理は、
緊急制御処理終了表示の割込原因表示フリップフロップ
に関する群マスクおよび個別マスク表示の状態いかんに
かかわらず必ず実行されることが必要であり、従来はこ
の為に緊急制御処理部から割込制御部への特別な信号線
を用意していた。
この結果として信号線数の増加ならびに制御論理の複雑
化をもたらすという欠点があった。
一方、最近の中央処理系装置は、マイクロプログラム制
御方式が導入されてきており、緊急制御処理および割込
制御処理の大部分もマイクロプログラム制御で実現可能
である。
本発明の目的は緊急制御処理と割込制御処理とヲマイク
ロプログラムレベルでリンクすることにより緊急制御処
理部と割込制御処理部との間を接続するハードウェア上
の制御論理を削減し、簡素化された緊急制御回路および
割込制御部を有する緊急制御方式を提供することにある
本発明の他の目的はハードコアである緊急制御処理部の
故障率を低下させた緊急制御方式を提供することにある
本発明は緊急制御回路と割込処理手段とを具備し、該緊
急制御回路により起動された緊急制御処理の終了時、割
込処理を実行し、該割込処理によりシステムの再開処理
を開始するマイクロプログラム制御の中央処理系装置を
有する情報処理システムにおいて、上記緊急制御処理終
了を表示する割込原因表示フリップフロップを緊急制御
処理用マイクロプログラムから点火する手段を設け、該
緊急制御処理用マイクロプログラムが上記割込原因表示
フリップフロップを点火した後、割込処理用マイクロプ
ログラムに直接ジャンプすることにより、上記割込原因
表示フリップフロップに関する割込マスク表示の状態に
かかわらず上記割込処理用マイクロプログラムを起動可
能としたことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第1図は従来の緊急制御回路と割込制御部とがインタフ
ェースを有している中央処理系装置の概念図であり、第
2図は本発明の一実施例であり、緊急制御回路と割込制
御部とのインタフェースが不要である中央処理系装置の
概念図である第1図および第2図は2重化された中央処
理系装置について示されている。
0系中央処理装置10および1系中央処理装置20はそ
れぞれマイクロプログラム制御部IL21および割込制
御部12.22を含み、割込制御部12.22からはそ
れぞれ割込制御処理要求線13.23がマイクロプログ
ラム制御部11,21に接続されている第1図において
は、緊急制御回路30からの制御線31がマイクロプロ
グラム制御部11,21および割込制御部12.22に
それぞれ接続されているが、第2図においては上記の制
御線31はマイクロプログラム制御部11,21にのみ
接続されており、割込制御部12,22とのインタフェ
ースは不要となっている。
いま第2図において0系中央処理装置10または1系中
央処理装置20に障害が発生すると緊急制御回路30が
起動され、O系、1系の中央処理装置10,200初期
設定および立上げ系の構成制御を実行後、0系または1
系の中央処理装置11または21のいずれかを起動する
O系または1系の中央処理装置11または21はマイク
ロプログラム制御により所定の緊急制御処理を実行し、
更にマイクロプログラム制御により緊急制御処理終了表
示のフリップフロップを点火し、割込制御処理用マイク
ロプログラムルーチンにジャンプし、引続き割込制御処
理を実行する。
第3図は第1図に示した従来の割込制御部12または1
3の一部を詳細に示したブロック図であり、第4図は本
発明の一実施例である第2図における割込制御部12ま
たは13の一部を詳細に示したブロック図である。
第3図および第4図において、51,52゜53は割込
原因表示フリップフロップ、61゜62.63は各割込
原因に対する割込マスク表示フリップフロップ、71,
72.73はAND回路であり、それらの出力はORさ
れてAND回路81の一方の入力に接続される。
80は群マスク表示フリップフロップであり、AND回
路81のもう一方の入力に接続されている。
41,42゜43は中央処理装置内のりザルトバスに接
続されており、書き込み制御信号40によりリザルトバ
ス上のデータを割込原因表示フリップフロップに書き込
むことができる。
32,33は割込原因から直接該割込原因に対応する割
込原因表示フリップフロップを点火するルートを示して
いる。
ここで51を緊急制御処理終了を意味する割込原因表示
フリップフロップとしたとき、従来は第3図の制御線3
2が緊急制御処理部とのインタフェースとして必要とさ
れ、更に緊急制御からの割込起動は割込マスク表示の状
態によらず必ず実行されるという必要生から信号線32
はゲート82に接続され、AND回路81とのOR出力
でマイクロプログラム制御部100に割込制御要求を発
出する。
一方本発明の一実施例である第4図では、第3図におけ
る信号線32、ゲート82に相当するゲート類が不要で
あり、緊急制御回路のインタフェース線および割込制御
部のゲート数が削減されていることがわかる。
緊急制御回路および緊急制御処理中に動作する部分は該
中央処理系装置のハードコアであり、その信頼性の確保
の為に特別な配慮が必要とされる。
例えば該当部分を定期的に試験して潜在障害を修理し、
該緊急制御処理系の正常性を保証するなどの手段がとら
れている。
従って本発明における該緊急制御処理系のゲート数を削
減し、緊急制御処理系の故障率を低下させることは、中
央処理系装置の信頼性確保の上で非常に重要な意味を持
っている。
本発明は以上説明したように、緊急制御処理と割込制御
処理とをマイクロプログラムレベルでリンクすることに
より、中央処理系装置のバードコアである緊急制御処理
系を簡素化させることができシステムの稼動率を向上さ
せる効果がある。
【図面の簡単な説明】
第1図は従来の緊急制御回路と割込制御部とのインタフ
ェースを有している中央処理系装置の概念図、第2図は
本発明の一実施例である緊急制御回路と割込制御部との
インタフェースが不要である中央処理系装置の概念図、
第3図は第1図に示した従来の割込制御部の一部を詳細
に示したブロック図、第4図は本発明の一実施例である
第2図に示した割込制御部の一部を詳細に示したブロッ
ク図である。 10.20・・・・・・中央処理装置、11,21・・
・・・・マイクロ制御部、12,22・・・・・・割込
制御部、30・・・・・・緊急制御回路、51,52,
53・・・・−・割込原因表示フリップフロップ、6L
62,63゜80・−・・・・割込マスク表示フリップ
フロップ、100・・・・・・マイクロ制御部。

Claims (1)

    【特許請求の範囲】
  1. 1 緊急制御回路と、割込処理手段とを具備し、該緊急
    制御回路により起動された緊急制御処理の終了時、割込
    処理を実行し、該割込処理によりシステムの再開処理を
    開始するマイクロプログラム制御の中央処理系装置を有
    する情報処理システムにおL・て、上記緊急制御処理終
    了を表示する割込原因表示フリップフロップを緊急制御
    処理用マイクロプログラムから点火する手段を設け、該
    緊急制御処理用マイクロプログラムが上記割込原因表示
    フリップを点火した後、割込処理用マイクロプログラム
    に直接ジャンプすることにより、上記割込原因表示フリ
    ップフロップに関する割込マスク表示の状態にかかわら
    ず上記割込処理用マイクロプログラムを起動可能とした
    ことを特徴とする緊急制御方式。
JP53098867A 1978-08-14 1978-08-14 緊急制御方式 Expired JPS5853773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53098867A JPS5853773B2 (ja) 1978-08-14 1978-08-14 緊急制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53098867A JPS5853773B2 (ja) 1978-08-14 1978-08-14 緊急制御方式

Publications (2)

Publication Number Publication Date
JPS5525172A JPS5525172A (en) 1980-02-22
JPS5853773B2 true JPS5853773B2 (ja) 1983-12-01

Family

ID=14231133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53098867A Expired JPS5853773B2 (ja) 1978-08-14 1978-08-14 緊急制御方式

Country Status (1)

Country Link
JP (1) JPS5853773B2 (ja)

Also Published As

Publication number Publication date
JPS5525172A (en) 1980-02-22

Similar Documents

Publication Publication Date Title
JPH06103472B2 (ja) デバツグ用マイクロプロセツサ
JPS5968004A (ja) 車載用コンピユ−タのフエイルセ−フ方法
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPS5853773B2 (ja) 緊急制御方式
JP3951371B2 (ja) ウォッチドッグタイマ及びマイクロコンピュータ
JPS6363935B2 (ja)
JPH04362755A (ja) 共用型拡張記憶試験方式
JP6645467B2 (ja) マイクロコンピュータ
JP2849780B2 (ja) 計算機システム
JPH0520104A (ja) 仮想クラスタ間通信処理装置
JPS5837586B2 (ja) デ−タファイル制御方法
JP3114909B2 (ja) プログラマブルコントローラの演算エラー処理方法
JPH09288655A (ja) プロセッサ増設方法
JPS6012656B2 (ja) リトライ制御方式
JPS59103158A (ja) デイジタル信号処理プログラムデバツグ方式
CN115408204A (zh) 芯片双固件备份启动方法、装置、电子设备及存储介质
CN114201195A (zh) 一种固件刷新方法及装置、电子设备
JPH02210515A (ja) システムのリセット方式
JPS6256544B2 (ja)
JPS61235955A (ja) プログラムのデバツグ方式
JPS59174949A (ja) エミユレ−ト方式
JPS63254501A (ja) シ−ケンス制御装置
JPS60101646A (ja) 割込み処理方法
JPS6111855A (ja) デ−タ処理装置の機能診断方式
JPS63155330A (ja) マイクロプログラム制御装置