JPH04362755A - 共用型拡張記憶試験方式 - Google Patents
共用型拡張記憶試験方式Info
- Publication number
- JPH04362755A JPH04362755A JP3164960A JP16496091A JPH04362755A JP H04362755 A JPH04362755 A JP H04362755A JP 3164960 A JP3164960 A JP 3164960A JP 16496091 A JP16496091 A JP 16496091A JP H04362755 A JPH04362755 A JP H04362755A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- shared
- extended storage
- test
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 19
- 238000005192 partition Methods 0.000 claims abstract description 45
- 238000010998 test method Methods 0.000 claims description 18
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は共用型拡張記憶試験方式
に関し、特に共用型拡張記憶を試験プログラムによって
評価する共用型拡張記憶試験方式に関する。
に関し、特に共用型拡張記憶を試験プログラムによって
評価する共用型拡張記憶試験方式に関する。
【０００２】
【従来の技術】従来、この種の共用型拡張記憶試験方式
では、試験プログラムを実行する際に試験対象となる共
用型拡張記憶が他のパーティションで使用されているか
否かを試験プログラムで判断する術がなく、試験プログ
ラムを実行させる人の目視による判断に頼っていた。
では、試験プログラムを実行する際に試験対象となる共
用型拡張記憶が他のパーティションで使用されているか
否かを試験プログラムで判断する術がなく、試験プログ
ラムを実行させる人の目視による判断に頼っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の共用型
拡張記憶試験方式では、試験プログラムを実行する際に
試験対象となる共用型拡張記憶が他のパーティションで
使用されているか否かを試験プログラムで判断する術が
なかったので、人の判断を介することなしには試験プロ
グラムを実行させることは不可能であるという問題点が
あった。
拡張記憶試験方式では、試験プログラムを実行する際に
試験対象となる共用型拡張記憶が他のパーティションで
使用されているか否かを試験プログラムで判断する術が
なかったので、人の判断を介することなしには試験プロ
グラムを実行させることは不可能であるという問題点が
あった。
【０００４】本発明の目的は、上述の点に鑑み、試験プ
ログラムで共用型拡張記憶の試験可能状態を知ることが
でき、人の判断を介することなしに試験プログラムを自
動実行できるようにした共用型拡張記憶試験方式を提供
することにある。
ログラムで共用型拡張記憶の試験可能状態を知ることが
でき、人の判断を介することなしに試験プログラムを自
動実行できるようにした共用型拡張記憶試験方式を提供
することにある。
【０００５】また、本発明の他の目的は、パーティショ
ンに接続されたすべてのポートが論理的未接続状態にあ
るときにのみ試験プログラムの実行を許可するようにし
た共用型拡張記憶を提供することにある。
ンに接続されたすべてのポートが論理的未接続状態にあ
るときにのみ試験プログラムの実行を許可するようにし
た共用型拡張記憶を提供することにある。
【０００６】
【課題を解決するための手段】本発明の共用型拡張記憶
試験方式は、複数のパーティションから共用される共用
型拡張記憶を試験プログラムによって評価する共用型拡
張記憶試験方式において、試験プログラムを実行するパ
ーティションから前記共用型拡張記憶が試験プログラム
の実行可能状態であるか否かを表すＸビットをセットお
よびリセットするソフトウェア命令を有し、前記Ｘビッ
トをセットするソフトウェア命令の実行結果でＸビット
をセットできたときに前記共用型拡張記憶の試験実行許
可を、Ｘビットをセットできなかったときに前記共用型
拡張記憶の試験実行禁止を判定できることを特徴とする
。
試験方式は、複数のパーティションから共用される共用
型拡張記憶を試験プログラムによって評価する共用型拡
張記憶試験方式において、試験プログラムを実行するパ
ーティションから前記共用型拡張記憶が試験プログラム
の実行可能状態であるか否かを表すＸビットをセットお
よびリセットするソフトウェア命令を有し、前記Ｘビッ
トをセットするソフトウェア命令の実行結果でＸビット
をセットできたときに前記共用型拡張記憶の試験実行許
可を、Ｘビットをセットできなかったときに前記共用型
拡張記憶の試験実行禁止を判定できることを特徴とする
。
【０００７】また、本発明の共用型拡張記憶は、複数の
パーティションから共用される共用型拡張記憶において
、前記共用型拡張記憶に複数のパーティションと接続さ
れるポート毎に論理的接続状態であるか否かを表すＶビ
ットを有し、前記共用型拡張記憶が試験プログラムの実
行可能状態であるか否かを表すＸビットをセットしよう
とするときにポート毎のすべてのＶビットが論理的未接
続状態を示している場合にのみＸビットのセットを許可
することを特徴とする。
パーティションから共用される共用型拡張記憶において
、前記共用型拡張記憶に複数のパーティションと接続さ
れるポート毎に論理的接続状態であるか否かを表すＶビ
ットを有し、前記共用型拡張記憶が試験プログラムの実
行可能状態であるか否かを表すＸビットをセットしよう
とするときにポート毎のすべてのＶビットが論理的未接
続状態を示している場合にのみＸビットのセットを許可
することを特徴とする。
【０００８】
【作用】本発明の共用型拡張記憶試験方式では、試験プ
ログラムを実行するパーティションからソフトウェア命
令により共用型拡張記憶が試験プログラムの実行可能状
態であるか否かを表すＸビットをセットおよびリセット
することができ、Ｘビットをセットするソフトウェア命
令の実行結果でＸビットをセットできたときに共用型拡
張記憶の試験実行許可を、Ｘビットをセットできなかっ
たときに共用型拡張記憶の試験実行禁止を判定する。
ログラムを実行するパーティションからソフトウェア命
令により共用型拡張記憶が試験プログラムの実行可能状
態であるか否かを表すＸビットをセットおよびリセット
することができ、Ｘビットをセットするソフトウェア命
令の実行結果でＸビットをセットできたときに共用型拡
張記憶の試験実行許可を、Ｘビットをセットできなかっ
たときに共用型拡張記憶の試験実行禁止を判定する。
【０００９】また、本発明の共用型拡張記憶では、共用
型拡張記憶が試験プログラムの実行可能状態であるか否
かを表すＸビットをセットしようとするときに、すべて
のポートのＶビットが論理的未接続状態を示している場
合にのみＸビットをセットする。
型拡張記憶が試験プログラムの実行可能状態であるか否
かを表すＸビットをセットしようとするときに、すべて
のポートのＶビットが論理的未接続状態を示している場
合にのみＸビットをセットする。
【００１０】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１１】図１は、本発明の一実施例に係る共用型拡
張記憶試験方式の構成を示すブロック図である。本実施
例の共用型拡張記憶試験方式は、共用型拡張記憶１０と
、共用型拡張記憶１０にポートａ，ｂ，ｃおよびｄを介
して物理的に接続された複数（図示は４台）のパーティ
ションＡ，Ｂ，ＣおよびＤとから、その主要部が構成さ
れている。
張記憶試験方式の構成を示すブロック図である。本実施
例の共用型拡張記憶試験方式は、共用型拡張記憶１０と
、共用型拡張記憶１０にポートａ，ｂ，ｃおよびｄを介
して物理的に接続された複数（図示は４台）のパーティ
ションＡ，Ｂ，ＣおよびＤとから、その主要部が構成さ
れている。
【００１２】共用型拡張記憶１０は、パーティションＡ
，Ｂ，ＣおよびＤが接続されたそれぞれのポートａ，ｂ
，ｃおよびｄに対応して、それぞれのパーティションＡ
，Ｂ，ＣおよびＤが論理的接続状態であるか否かを表す
フラグであるＶビットＶａ，Ｖｂ，ＶｃおよびＶｄをそ
れぞれ有している。
，Ｂ，ＣおよびＤが接続されたそれぞれのポートａ，ｂ
，ｃおよびｄに対応して、それぞれのパーティションＡ
，Ｂ，ＣおよびＤが論理的接続状態であるか否かを表す
フラグであるＶビットＶａ，Ｖｂ，ＶｃおよびＶｄをそ
れぞれ有している。
【００１３】パーティションＡで共用型拡張記憶１０を
コネクトすると、ＶビットＶａ＝１になり、論理的接続
状態となる。パーティションＡで共用型拡張記憶１０を
ディスコネクトすると、ＶビットＶａ＝０となり、論理
的未接続状態となる。パーティションＢ，ＣおよびＤに
ついても同様に、ＶビットＶｂ，ＶｃおよびＶｄによっ
て論理的接続状態または論理的未接続状態が規定される
。
コネクトすると、ＶビットＶａ＝１になり、論理的接続
状態となる。パーティションＡで共用型拡張記憶１０を
ディスコネクトすると、ＶビットＶａ＝０となり、論理
的未接続状態となる。パーティションＢ，ＣおよびＤに
ついても同様に、ＶビットＶｂ，ＶｃおよびＶｄによっ
て論理的接続状態または論理的未接続状態が規定される
。
【００１４】また、共用型拡張記憶１０は、試験プログ
ラムＴＰ（図３参照）の実行可能状態であるか否かを示
すフラグであるＸビットを有しており、このＸビットは
、パーティションＡ，Ｂ，ＣおよびＤからセット，リセ
ットおよび参照可能となっている。
ラムＴＰ（図３参照）の実行可能状態であるか否かを示
すフラグであるＸビットを有しており、このＸビットは
、パーティションＡ，Ｂ，ＣおよびＤからセット，リセ
ットおよび参照可能となっている。
【００１５】Ｘビットのセット論理ＳＥＴは、
【００１
６】
６】
【数１】
【００１７】となっていて、すべてのパーティションＡ
，Ｂ，ＣおよびＤに共用型拡張記憶１０が論理的未接続
状態のときにのみ、各パーティションＡ，Ｂ，Ｃおよび
Ｄからのセット指示ｓｅｔでセットされるように構成さ
れている。
，Ｂ，ＣおよびＤに共用型拡張記憶１０が論理的未接続
状態のときにのみ、各パーティションＡ，Ｂ，Ｃおよび
Ｄからのセット指示ｓｅｔでセットされるように構成さ
れている。
【００１８】また、Ｘビットのリセット論理ＲＥＳＥＴ
は、ＲＥＳＥＴ＝ｒｅｓｅｔで、各パーティションＡ，
Ｂ，ＣおよびＤからのリセット指示ｒｅｓｅｔで無条件
でリセットされる構成となっている。
は、ＲＥＳＥＴ＝ｒｅｓｅｔで、各パーティションＡ，
Ｂ，ＣおよびＤからのリセット指示ｒｅｓｅｔで無条件
でリセットされる構成となっている。
【００１９】図２を参照すると、パーティションＡは、
中央処理装置（以下、ＣＰＵと略記する），主記憶装置
（以下、ＭＥＭと略記する）およびメモリコントロール
ユニット（以下、ＭＣＵと略記する）を有するホスト計
算機で構成されている。なお、パーティションＢ，Ｃお
よびＤも、特には図示しなかったが、パーティションＡ
と同様に、ＣＰＵ，ＭＥＭおよびＭＣＵを有するホスト
計算機で構成されている。
中央処理装置（以下、ＣＰＵと略記する），主記憶装置
（以下、ＭＥＭと略記する）およびメモリコントロール
ユニット（以下、ＭＣＵと略記する）を有するホスト計
算機で構成されている。なお、パーティションＢ，Ｃお
よびＤも、特には図示しなかったが、パーティションＡ
と同様に、ＣＰＵ，ＭＥＭおよびＭＣＵを有するホスト
計算機で構成されている。
【００２０】図３は、各パーティションＡ，Ｂ，Ｃおよ
びＤ毎のＭＥＭの状況と共用型拡張記憶１０との関係を
示す図である。図３では、パーティションＡは、共用型
拡張記憶１０の機能を試験する試験プログラムＴＰを実
行しようとしている。他のパーティションＢ，Ｃおよび
Ｄは、それぞれのオペレーティングシステムでシステム
を運用している状態であるとする。なお、１つのパーテ
ィション内では１つのオペレーティングシステムが動作
するのが通常であるが、仮想計算機制御を行うパーティ
ションでは、１つのパーティション内に複数のオペレー
ティングシステムが存在し得ることはもちろんである。
びＤ毎のＭＥＭの状況と共用型拡張記憶１０との関係を
示す図である。図３では、パーティションＡは、共用型
拡張記憶１０の機能を試験する試験プログラムＴＰを実
行しようとしている。他のパーティションＢ，Ｃおよび
Ｄは、それぞれのオペレーティングシステムでシステム
を運用している状態であるとする。なお、１つのパーテ
ィション内では１つのオペレーティングシステムが動作
するのが通常であるが、仮想計算機制御を行うパーティ
ションでは、１つのパーティション内に複数のオペレー
ティングシステムが存在し得ることはもちろんである。
【００２１】図４は、共用型拡張記憶１０が試験プログ
ラムＴＰの実行可能状態であるか否かを表すＸビットを
セットする命令（以下、Ｘビットセット命令という）と
、Ｘビットをリセットする命令（以下、Ｘビットリセッ
ト命令という）との命令語形式の一例を示す図である。 本例では、オペレーションコード“８８”（命令語のビ
ット０〜７）の命令でＸビット制御を行う。補助コード
（命令語のビット８〜１５）が“０１”のときにＸビッ
トのセット、“００”のときにリセットを行う。命令語
のビット１６〜３１は特に規定しない。
ラムＴＰの実行可能状態であるか否かを表すＸビットを
セットする命令（以下、Ｘビットセット命令という）と
、Ｘビットをリセットする命令（以下、Ｘビットリセッ
ト命令という）との命令語形式の一例を示す図である。 本例では、オペレーションコード“８８”（命令語のビ
ット０〜７）の命令でＸビット制御を行う。補助コード
（命令語のビット８〜１５）が“０１”のときにＸビッ
トのセット、“００”のときにリセットを行う。命令語
のビット１６〜３１は特に規定しない。
【００２２】図５を参照すると、共用型拡張記憶１０を
試験する試験プログラムＴＰの処理は、Ｘビットセット
命令実行ステップ５０１と、コンディションコード判定
ステップ５０２と、Ｘビットセット判断ステップ５０３
と、共用型拡張記憶コネクトステップ５０４と、試験実
行ステップ５０５と、共用型拡張記憶ディスコネクトス
テップ５０６と、Ｘビットリセット命令実行ステップ５
０７と、Ｘビットセット不可判断ステップ５０８と、共
用型拡張記憶使用不可表示ステップ５０９とからなる。
試験する試験プログラムＴＰの処理は、Ｘビットセット
命令実行ステップ５０１と、コンディションコード判定
ステップ５０２と、Ｘビットセット判断ステップ５０３
と、共用型拡張記憶コネクトステップ５０４と、試験実
行ステップ５０５と、共用型拡張記憶ディスコネクトス
テップ５０６と、Ｘビットリセット命令実行ステップ５
０７と、Ｘビットセット不可判断ステップ５０８と、共
用型拡張記憶使用不可表示ステップ５０９とからなる。
【００２３】図６を参照すると、Ｘビットセット命令お
よびＸビットリセット命令に対応するＣＰＵ内のマイク
ロプログラムの処理は、Ｘビットセットステップ６０１
と、Ｘビット判定ステップ６０２と、Ｘビットセット不
可判断ステップ６０３と、コンディションコードｃｃ＝
２設定ステップ６０４と、Ｘビットセット判断ステップ
６０５と、コンディションコードｃｃ＝０設定ステップ
６０６と、Ｘビットリセットステップ６０７と、コンデ
ィションコードｃｃ＝０設定ステップ６０８とからなる
。
よびＸビットリセット命令に対応するＣＰＵ内のマイク
ロプログラムの処理は、Ｘビットセットステップ６０１
と、Ｘビット判定ステップ６０２と、Ｘビットセット不
可判断ステップ６０３と、コンディションコードｃｃ＝
２設定ステップ６０４と、Ｘビットセット判断ステップ
６０５と、コンディションコードｃｃ＝０設定ステップ
６０６と、Ｘビットリセットステップ６０７と、コンデ
ィションコードｃｃ＝０設定ステップ６０８とからなる
。
【００２４】図７を参照すると、パーティションＢ，Ｃ
およびＤでオペレーティングシステムが共用型拡張記憶
１０を使用するときの処理は、共用型拡張記憶コネクト
ステップ７０１，７０４および７０７と、オペレーティ
ングシステム運用ステップ７０２，７０５および７０８
と、共用型拡張記憶ディスコネクトステップ７０３，７
０６および７０９とからなる。
およびＤでオペレーティングシステムが共用型拡張記憶
１０を使用するときの処理は、共用型拡張記憶コネクト
ステップ７０１，７０４および７０７と、オペレーティ
ングシステム運用ステップ７０２，７０５および７０８
と、共用型拡張記憶ディスコネクトステップ７０３，７
０６および７０９とからなる。
【００２５】次に、このように構成された本実施例の共
用型拡張記憶試験方式の動作について説明する。
用型拡張記憶試験方式の動作について説明する。
【００２６】パーティションＢ，ＣおよびＤで走行して
いるオペレーティングシステムは、運用開始前に共用型
拡張記憶１０をそれぞれコネクト（Ｖｂ，ＶｃおよびＶ
ｄ＝１）し（ステップ７０１，７０４および７０７）、
運用を開始する（ステップ７０２，７０５および７０８
）。運用を完了しシステムを閉塞するときには、パーテ
ィションＢ，ＣおよびＤのオペレーティングシステムは
、共用型拡張記憶１０をそれぞれディスコネクト（Ｖｂ
，Ｖｃ，Ｖｄ＝０）する（ステップ７０３，７０６およ
び７０９）。
いるオペレーティングシステムは、運用開始前に共用型
拡張記憶１０をそれぞれコネクト（Ｖｂ，ＶｃおよびＶ
ｄ＝１）し（ステップ７０１，７０４および７０７）、
運用を開始する（ステップ７０２，７０５および７０８
）。運用を完了しシステムを閉塞するときには、パーテ
ィションＢ，ＣおよびＤのオペレーティングシステムは
、共用型拡張記憶１０をそれぞれディスコネクト（Ｖｂ
，Ｖｃ，Ｖｄ＝０）する（ステップ７０３，７０６およ
び７０９）。
【００２７】一方、パーティションＡ上の試験プログラ
ムＴＰは、動作を開始すると、まずＸビットセット命令
を実行する（ステップ５０１）。
ムＴＰは、動作を開始すると、まずＸビットセット命令
を実行する（ステップ５０１）。
【００２８】すると、Ｘビットセット命令に対応するマ
イクロプログラムは、まずＸビットのセット指示ｓｅｔ
を行い（ステップ６０１）、Ｘビットの値を参照して（
ステップ６０２）、Ｘビット＝０ならばＸビットのセッ
トができなかったと判断し（ステップ６０３）、コンデ
ィションコードｃｃ＝２を設定し（ステップ６０４）、
Ｘビットセット命令のオペレーションを完了する。また
、Ｘビット＝１ならば、マイクロプログラムは、Ｘビッ
トがセットできたと判断し（ステップ６０５）、コンデ
ィションコードｃｃ＝０を設定し（ステップ６０６）、
Ｘビットセット命令のオペレーションを完了する。
イクロプログラムは、まずＸビットのセット指示ｓｅｔ
を行い（ステップ６０１）、Ｘビットの値を参照して（
ステップ６０２）、Ｘビット＝０ならばＸビットのセッ
トができなかったと判断し（ステップ６０３）、コンデ
ィションコードｃｃ＝２を設定し（ステップ６０４）、
Ｘビットセット命令のオペレーションを完了する。また
、Ｘビット＝１ならば、マイクロプログラムは、Ｘビッ
トがセットできたと判断し（ステップ６０５）、コンデ
ィションコードｃｃ＝０を設定し（ステップ６０６）、
Ｘビットセット命令のオペレーションを完了する。
【００２９】次に、試験プログラムＴＰは、Ｘビットを
セットできたか否かをコンディションコードｃｃに基づ
いて判定する（ステップ５０２）。
セットできたか否かをコンディションコードｃｃに基づ
いて判定する（ステップ５０２）。
【００３０】コンディションコードｃｃ＝２ならば、試
験プログラムＴＰは、Ｘビットをセットできなかったと
判断する（ステップ５０８）。すなわち、共用型拡張記
憶１０は、少なくとも他のパーティション（オペレーテ
ィングシステム）Ｂ，ＣおよびＤのうちの１つがシステ
ムの運用に使用しているため、共用型拡張記憶１０の内
容を更新してしまうわけにはいかないので、試験を行う
ことができないと判断する。このため、試験プログラム
ＴＰは、試験を中断し、共用型拡張記憶１０は他のパー
ティションで使用されている旨のメッセージをコンソー
ルに表示してオペレータに通知する（ステップ５０９）
。
験プログラムＴＰは、Ｘビットをセットできなかったと
判断する（ステップ５０８）。すなわち、共用型拡張記
憶１０は、少なくとも他のパーティション（オペレーテ
ィングシステム）Ｂ，ＣおよびＤのうちの１つがシステ
ムの運用に使用しているため、共用型拡張記憶１０の内
容を更新してしまうわけにはいかないので、試験を行う
ことができないと判断する。このため、試験プログラム
ＴＰは、試験を中断し、共用型拡張記憶１０は他のパー
ティションで使用されている旨のメッセージをコンソー
ルに表示してオペレータに通知する（ステップ５０９）
。
【００３１】他方、コンディションコードｃｃ＝０なら
ば、試験プログラムＴＰは、Ｘビットをセットできたと
判断する（ステップ５０３）。すなわち、共用型拡張記
憶１０は、すべてのパーティション（オペレーティング
システム）Ａ，Ｂ，ＣおよびＤが使用していないので、
パーティションＡで試験プログラムＴＰを実行すること
が可能であると判断する。このため、試験プログラムＴ
Ｐは、共用型拡張記憶１０をコネクト（Ｖａ＝１）して
論理的接続状態にした後に（ステップ５０４）、試験を
実行して共用型拡張記憶１０の機能評価を行い、故障（
障害）がないことを確認する（ステップ５０５）。なお
、パーティションＡは、初期リセット状態では、共用型
拡張記憶１０とディスコネクト（Ｖａ＝０）状態である
。
ば、試験プログラムＴＰは、Ｘビットをセットできたと
判断する（ステップ５０３）。すなわち、共用型拡張記
憶１０は、すべてのパーティション（オペレーティング
システム）Ａ，Ｂ，ＣおよびＤが使用していないので、
パーティションＡで試験プログラムＴＰを実行すること
が可能であると判断する。このため、試験プログラムＴ
Ｐは、共用型拡張記憶１０をコネクト（Ｖａ＝１）して
論理的接続状態にした後に（ステップ５０４）、試験を
実行して共用型拡張記憶１０の機能評価を行い、故障（
障害）がないことを確認する（ステップ５０５）。なお
、パーティションＡは、初期リセット状態では、共用型
拡張記憶１０とディスコネクト（Ｖａ＝０）状態である
。
【００３２】試験終了後は、試験プログラムＴＰは、共
用型拡張記憶１０をディスコネクト（Ｖａ＝０）し論理
的未接続状態とする（ステップ５０６）。
用型拡張記憶１０をディスコネクト（Ｖａ＝０）し論理
的未接続状態とする（ステップ５０６）。
【００３３】最後に、試験プログラムＴＰは、Ｘビット
リセット命令を実行する（ステップ５０７）。
リセット命令を実行する（ステップ５０７）。
【００３４】すると、Ｘビットリセット命令に対応する
マイクロプログラムは、Ｘビットのリセット指示ｒｅｓ
ｅｔを行い（ステップ６０７）、コンディションコード
ｃｃ＝０を設定して（ステップ６０８）、Ｘビットリセ
ット命令のオペレーションを完了する。
マイクロプログラムは、Ｘビットのリセット指示ｒｅｓ
ｅｔを行い（ステップ６０７）、コンディションコード
ｃｃ＝０を設定して（ステップ６０８）、Ｘビットリセ
ット命令のオペレーションを完了する。
【００３５】
【発明の効果】以上説明したように本発明は、試験プロ
グラムを実行するパーティションから共用型拡張記憶が
試験プログラムの実行可能状態であるか否かを表すＸビ
ットをセットおよびリセットするソフトウェア命令を設
け、試験プログラムでＸビットをセットするソフトウェ
ア命令の実行結果を判断できるようにしたことにより、
試験プログラムで共用型拡張記憶の試験実行可否を知る
ことができ、人の判断を介することなく試験プログラム
を自動実行して共用型拡張記憶を評価することができる
という効果がある。
グラムを実行するパーティションから共用型拡張記憶が
試験プログラムの実行可能状態であるか否かを表すＸビ
ットをセットおよびリセットするソフトウェア命令を設
け、試験プログラムでＸビットをセットするソフトウェ
ア命令の実行結果を判断できるようにしたことにより、
試験プログラムで共用型拡張記憶の試験実行可否を知る
ことができ、人の判断を介することなく試験プログラム
を自動実行して共用型拡張記憶を評価することができる
という効果がある。
【図１】本発明の一実施例に係る共用型拡張記憶試験方
式の構成を示すブロック図である。
式の構成を示すブロック図である。
【図２】本実施例の共用型拡張記憶試験方式におけるパ
ーティションと共用型拡張記憶との接続構成図である。
ーティションと共用型拡張記憶との接続構成図である。
【図３】本実施例の共用型拡張記憶試験方式におけるパ
ーティション毎のメモリマップおよび共用型拡張記憶の
メモリマップを示す図である。
ーティション毎のメモリマップおよび共用型拡張記憶の
メモリマップを示す図である。
【図４】本実施例の共用型拡張記憶試験方式におけるＸ
ビットセット命令およびＸビットリセット命令の命令語
形式を示す図である。
ビットセット命令およびＸビットリセット命令の命令語
形式を示す図である。
【図５】本実施例の共用型拡張記憶試験方式における試
験プログラムの処理を示す流れ図である。
験プログラムの処理を示す流れ図である。
【図６】本実施例の共用型拡張記憶試験方式におけるマ
イクロプログラムの処理を示す流れ図である。
イクロプログラムの処理を示す流れ図である。
【図７】本実施例の共用型拡張記憶試験方式におけるオ
ペレーティングシステムが共用型拡張記憶を使用すると
きの処理を示す流れ図である。
ペレーティングシステムが共用型拡張記憶を使用すると
きの処理を示す流れ図である。
１０ 共用型拡張記憶
ａ，ｂ，ｃ，ｄ ポート
Ａ，Ｂ，Ｃ，Ｄ パーティション
ＴＳ 試験プログラム
Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ Ｖビット
Ｘ Ｘビット
Claims (2)
- 【請求項１】 複数のパーティションから共用される
共用型拡張記憶を試験プログラムによって評価する共用
型拡張記憶試験方式において、試験プログラムを実行す
るパーティションから前記共用型拡張記憶が試験プログ
ラムの実行可能状態であるか否かを表すＸビットをセッ
トおよびリセットするソフトウェア命令を有し、前記Ｘ
ビットをセットするソフトウェア命令の実行結果でＸビ
ットをセットできたときに前記共用型拡張記憶の試験実
行許可を、Ｘビットをセットできなかったときに前記共
用型拡張記憶の試験実行禁止を判定できることを特徴と
する共用型拡張記憶試験方式。 - 【請求項２】 複数のパーティションから共用される
共用型拡張記憶において、前記共用型拡張記憶に複数の
パーティションと接続されるポート毎に論理的接続状態
であるか否かを表すＶビットを有し、前記共用型拡張記
憶が試験プログラムの実行可能状態であるか否かを表す
Ｘビットをセットしようとするときにポート毎のすべて
のＶビットが論理的未接続状態を示している場合にのみ
Ｘビットのセットを許可することを特徴とする共用型拡
張記憶。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164960A JPH04362755A (ja) | 1991-06-10 | 1991-06-10 | 共用型拡張記憶試験方式 |
| FR9206926A FR2677476B1 (fr) | 1991-06-10 | 1992-06-09 | Memoire tampon auxiliaire partagee et procede pour tester automatiquement une telle memoire. |
| US07/896,438 US5416920A (en) | 1991-06-10 | 1992-06-10 | Method of automatically testing an extended buffer memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164960A JPH04362755A (ja) | 1991-06-10 | 1991-06-10 | 共用型拡張記憶試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04362755A true JPH04362755A (ja) | 1992-12-15 |
Family
ID=15803140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164960A Pending JPH04362755A (ja) | 1991-06-10 | 1991-06-10 | 共用型拡張記憶試験方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5416920A (ja) |
| JP (1) | JPH04362755A (ja) |
| FR (1) | FR2677476B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014519658A (ja) * | 2011-06-10 | 2014-08-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 結合ファシリティを試験するためのオペレータ・メッセージ・コマンド |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526311A (en) * | 1993-12-30 | 1996-06-11 | Intel Corporation | Method and circuitry for enabling and permanently disabling test mode access in a flash memory device |
| US6658610B1 (en) * | 2000-09-25 | 2003-12-02 | International Business Machines Corporation | Compilable address magnitude comparator for memory array self-testing |
| JP2008046969A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 共有メモリのアクセス監視方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127359A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | メモリアクセス方式 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313161A (en) * | 1979-11-13 | 1982-01-26 | International Business Machines Corporation | Shared storage for multiple processor systems |
| US4393459A (en) * | 1980-07-17 | 1983-07-12 | International Business Machines Corp. | Status reporting with ancillary data |
| US5115499A (en) * | 1986-05-14 | 1992-05-19 | Sequoia Systems, Inc. | Shared computer resource allocation system having apparatus for informing a requesting computer of the identity and busy/idle status of shared resources by command code |
| US5146607A (en) * | 1986-06-30 | 1992-09-08 | Encore Computer Corporation | Method and apparatus for sharing information between a plurality of processing units |
| JPH01280860A (ja) * | 1988-05-06 | 1989-11-13 | Hitachi Ltd | マルチポートキヤツシユメモリを有するマルチプロセツサシステム |
-
1991
- 1991-06-10 JP JP3164960A patent/JPH04362755A/ja active Pending
-
1992
- 1992-06-09 FR FR9206926A patent/FR2677476B1/fr not_active Expired - Fee Related
- 1992-06-10 US US07/896,438 patent/US5416920A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127359A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | メモリアクセス方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014519658A (ja) * | 2011-06-10 | 2014-08-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 結合ファシリティを試験するためのオペレータ・メッセージ・コマンド |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2677476B1 (fr) | 1995-12-01 |
| FR2677476A1 (fr) | 1992-12-11 |
| US5416920A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009162B1 (ko) | 내장 표시 제어기를 내장하고 하나 이상의 선택 표시 제어기가 접속된 컴퓨터 시스템 | |
| WO2021253855A1 (zh) | 一种信息记录方法、装置、设备及可读存储介质 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH04362755A (ja) | 共用型拡張記憶試験方式 | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPS5939052B2 (ja) | 情報処理装置及び方法 | |
| JP2003337758A (ja) | 二重化メモリシステム | |
| JPS59123933A (ja) | アドレス比較方式 | |
| JP3231505B2 (ja) | Ｍｐｕエミュレータ装置 | |
| JPH10247185A (ja) | プロセッサの故障診断方式 | |
| JPH09152978A (ja) | 情報処理装置の再開処理システム | |
| JPH01131933A (ja) | 電子計算機の診断方式 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH11175366A (ja) | 電子回路解析装置、電子回路解析方法、電子回路解析プログラムを記録した媒体および電子回路解析システム | |
| JPS5821295B2 (ja) | 電子計算機 | |
| JPH0540648A (ja) | 情報処理装置の試験実行方式 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS60263232A (ja) | マイクロ診断方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH0214331A (ja) | 二重化システム診断方式 | |
| JP2000148319A (ja) | 集積回路及びその設計方法 | |
| JPH06259275A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |