JPS63127359A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリアクセス方式に閃し、特にマルチプロセ
ッサシステムのメモリアクセス方式に関するＯ 〔従来の技術〕 マルチプロセッサシステムのａ叙のプロセッサが共通に
アクセスするメモリ領域の一部を一時的に１つのプロセ
ッサが占有使用する場合、従来のメモリアクセス方式に
おいては、占有使用するメモリ領域の先頭番地のメモリ
内容に占有使用表示フラグと占有使用するプロセッサ番
号の表示部分を設け、占有使用を要求するプロセッサは
この先順番地のメモリ内容を読み出し、前記占有使用表
示フラグを確認し、これが′１＃すなわちフラグオンの
場合は既に他プロセツサが使用中であると判断し、′０
”すなわちフラグオフの場合は他プロセツサが使用中で
はないので、以降の処理で前記先頭番地の前記占有使用
表示フラグ及び目装置査号を畳さ込むことで占有便用が
側脚されるよシになっている。

〔発明が解決しよりとする問題点〕

上述した従来のメモリアクセス方式は、占南便用を開始
する際は占有使用表示フラグ全利足するために一度メモ
リ内容を読み出し、次いでこの占有使用表示フラグをオ
ンするために再度このメモリ番地をアクセスして沓さ込
むという制御方法となっているので、メモリアクセス回
数が増えることになる。また、占有使用表示フラグを判
定するためにメモリ内容を読み出した後、占有便用可能
と判定したとき占有使用表示フラグをオンするために再
度このメモリ番地ＶＣ曹き込む１では他プロセツサがこ
のメモリ番地を４＠替えるのを禁止する必要があシ、処
理能力が低下し、制御が複雑になるという欠点かめる。

〔問題点を解決するための手段〕

本発明のメモリアクセス方式は、メモリ内に各プロセッ
サに対応するフ′ロセッサ数と同数のビット数の占有使
用表示ピットと、前記各プロセッサのメモリアクセス表
示とｔ備え、前記占南使用表示ビットと前記メモリアク
セス表示とを比較して一牧している場＠ｌたは前記占南
使用表示ビットがすべて０＃の場合の与前記メモリへの
曹込みを肘用する壱込計ｉＪ制御手段とを肩している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すメモリ部のブロック
図である。

不実施例では便宜的にプロセッサ台数を６台。

データビット長を３２ビツト、アドレスビット長？ｆ−
２４ピットとする。各プロセッサがアクセスするアドレ
ス信号ＡＯ、ＡＩ　、　Ａ２　、　Ａ３．〜Ａ２３はア
ドレス信号縁１１を介してデータメモリ１に人力さｎ１
アドレス信号Ａ３、〜Ａ２３はアドレス信号線１１を介
してフラグメモリ２ＧＣ入力ちれる。データメモリ１は
データ信号線１２を介してプロセッサにデータ信号ＤＯ
＃　Ｄｌ−〜ＩＪ３１を出力する。フラグメモリ２は占
有使用表示フラグ１３を弁してブロセーＩす及びメモリ
書込制御回路３　ＶＣフラグビ、ソトＥｏ　、　Ｅｌ、
〜Ｅｓ　を出力する。各プロセッサが出力するメモリア
クセス表示信号）’Ｒｏ、　ＰＲｌ　、〜）’Ｒ５はメ
モリアクセス表示信号ＩｆＭ１４’に介してメモリ曹込
制＠４１回鮎３に入力ちれる。メモＩＪ、）込制御回路
３の出力でりるメモリ簀込許司信号はメモリ曹込許＝Ｊ
ｇ号ｌｆＭｌ　ｌ介してデータメモリ１゜フラグメモリ
２及び各プロセッサに入力される。

不実施例では６台のプロセッサをブロモ、す≠０からプ
ロセラサナ５としプロセッサ十１（Ｌ＝Ｏ０〜５）のメ
モリアクセス表示信号をＰｋＬｉ。

プロセッサナＬｖｃ対応するフラグメモリ内の占有使用
表示フラグピットをフラグビットＥ、とする。

プロセラサナＯが占有使用する場合を例ＶＣ説明すると
、プロセラサナ０にアドレス信号ＡＯ，ＡＩ。

Ａ２　＊　Ａ３　、〜Ａ２３　、データＤＯ＋　Ｄｌ　
＊　”’−Ｄ３１及びメモリアクセス表示信号Ｐ几０を
メモリ部に対して送出する。フラグメモリ２はアドレス
４ｇ　号Ａ３−〜Ａ２３を受信すると、１すアクセスさ
れた番地の占有使用表示フラグメモリＥｏ、Ｅ１．〜Ｅ
ｓｋ占１使用表示信号緑１３を介してメモリアクセス制
御ｍｗｓ３ｖｃ絖み出す。メモリアクセス制御回路３は
メモリアクセス表示信号Ｐ几０　ｍ　”１　ｅ〜Ｐ凡５
と占有使用表示フラグビヴトＥ。ｓ１！；ｌ＋〜Ｅｓ’
ｒ比較し、−玖している〃・ｌたは占南使用表下フラグ
ピッ）　Ｅｏ、　Ｅｌ、〜Ｅ５がすべて′０″であると
きのみメモリ沓込許司信号を′１″とする。

第２図は第１図Ｖこおけるメモリアクセス制御回錯の一
詳細例を示す回路図である。占有使用表示フラグピット
Ｅｏ、Ｅ１．〜Ｅ５は占有使用表示ピット１３を介して
オア回路４及びアンド１ｇ路５に入力され、メモリアク
セス表示信号ＰＲＯ，ｌ’１−Ｌｌ、〜１’Ｒ５ｆｌメ
モリアクセス表示信号嶽１４を介してアンド回路５Ｖｃ
入力される。オア回路４の出力はインバータ６１Ｃ入力
され、インバーメロの出力と６個のアンド回路５の出力
はオア回路７に入力され、オア回路７はメモリ曹込許ム
」信号をメモリ曹込許司信号線１５を介して出力する。

第２図に２いて、プロセラサナＯがアクセスした場合は
、メモリアクセス表示信号Ｐ几。が“１″となるが、占
有使用表示ピットＥｏ以外のＥ。

（＆＝１〜５）が１＃の場合ＶＣはアンドＩＰＪ鮎５の
出力が′１＃にならないのでメモリ晋込肝円信号は′Ｏ
＃となシ、メモリ妥込与は糸上されるＯｌた、占七便用
表不ビヅトＥｏが６１”の場合はアンド回路５の出力が
′１”となるのでメモリ書込許可信号が“１”となり、
メモリ書込みが許可される。

第１図において、メモリ書込許可信号が′１”のとさデ
ータメモリ１及びフラグメモリ２はデータの曹込みを実
行し、プロセッサに書込実行が通知される。また、メモ
リ書込許可信号が１０＃のときデータメモリ１及びフラ
グメモリ２はデータの書込与を行わす、プロセッサに書
込禁止が通知される。

〔発明の効果〕

以上説明したように本発明は、メモリ内に各プロセッサ
に対応するプロセッサ台ｎ分のビット数の占有使用表示
ピッ）ｆ備え、各プロセッサのメモリアクセス表示とこ
の占有使用表示ビットとが一玖している場合または占有
使用表示ビットがすべて″０”の場合のみメモリへの書
込を許口」することにより、１回のメモリアクセス動作
で占有の口」龍性の判断と占有使用表示の書込みが実行
でき、１だ占有の可能性の判断から薔込み動作１で他プ
ロセツサによるアクセスを県北するす段を必要としない
ので、処理能力の扁いメモリアクセス方式を複雑な付７
ＪＯ回路を設けずに実現でさる効果がろる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるメモリ書込制御回路の一詳細例を示す回
路図である。 １・・・・・・データメモリ、２・・・・・・フラグメ
モリ、３・・・・・・メモリ書込制御回路、４．７・・
・・・・オア回路、５・・・・・・アンド回路、６・・
・・・・インバータ、１１・・・・・・アドレス信号線
、１２・・・・・・データ信号線、１３・・・・・・占
有使用表示悟号蛛ｓ１４・・・・・・メモリアクセス表
示信号線、１５・・・・・・メモリ書込計５Ｊ信号線。 ゛こノ゛

Claims (1)

【特許請求の範囲】
1. マルチプロセッサシステムのメモリアクセス方式におい
   て、メモリ内に各プロセッサに対応するプロセッサ数と
   同数のビット数の占有使用表示ビットと、前記各プロセ
   ッサのメモリアクセス表示とを備え、前記占有使用表示
   ビットと前記メモリアクセス表示とを比較して一致して
   いる場合または前記占有使用表示ビットがすべて“０”
   の場合のみ前記メモリへの書込みを許可する書込許可制
   御手段を有することを特徴とするメモリアクセス方式。