JPS61235955A - プログラムのデバツグ方式 - Google Patents
プログラムのデバツグ方式Info
- Publication number
- JPS61235955A JPS61235955A JP60077712A JP7771285A JPS61235955A JP S61235955 A JPS61235955 A JP S61235955A JP 60077712 A JP60077712 A JP 60077712A JP 7771285 A JP7771285 A JP 7771285A JP S61235955 A JPS61235955 A JP S61235955A
- Authority
- JP
- Japan
- Prior art keywords
- program
- execution
- debugged
- debugging
- flowchart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラム上の誤９を発見し、訂正するため
のプログラムのデ、バッグ方式に関するものである。
のプログラムのデ、バッグ方式に関するものである。
ソフトウェアのデバーッグの最も基本的な機能としては
、実行中のプログラムを停止させ、その時にプログラム
内で何が生じているかをモニタする機能がある。また、
実行中のプログラムの動きをトレースし、そのトレース
結果をプリンタに印字させる機能を有する。
、実行中のプログラムを停止させ、その時にプログラム
内で何が生じているかをモニタする機能がある。また、
実行中のプログラムの動きをトレースし、そのトレース
結果をプリンタに印字させる機能を有する。
ここで、プログラムのデバッグが行なわれるシステムの
ハードウェア上の構成を第３図にその一例を上げ一説明
する。図において、′１−１は主記憶装置であシ、この
主記憶装置１１はシステムバス１９に接続されている。
ハードウェア上の構成を第３図にその一例を上げ一説明
する。図において、′１−１は主記憶装置であシ、この
主記憶装置１１はシステムバス１９に接続されている。
１２はシステム制御用入出力装置、１３はデバッグ用プ
ログラムが管理される中央演算処理装置、１４はディス
ク記憶装置である。上記中央演算処理装置１３にはデバ
イスバス２０が接続され、このデバイスバス２０を介し
てラインプリンタ装置１５．タイプライタ装置１６、Ｃ
ＲＴ表示装置１７、及びＴＳＳ端末装置が接続されてい
る。このような構成から成るシステムにおいては、デバ
ッグ用プログラムが中央演算処理装置１３の管理下で主
記憶装置１１内で動作される。そして、そのプログラム
の実行の流れと指定データの記録がラインプリンタ装置
１５あるいはタイプライタ装置１６で行なわれる。また
中央演算処理装置１３からデバイス・バス２０を介して
接続されるＴＳＳ端末装置１８がフローチャート図を表
示し、プログラムの実行ステップを刻々と示すとともに
プログラムの制御指令の入力を行なう０ 次に、従来のデバッグ方式において、実行時に、ある変
数の値をチェックする場合、あるいはその変数にある値
を設定する場合について説明する。
ログラムが管理される中央演算処理装置、１４はディス
ク記憶装置である。上記中央演算処理装置１３にはデバ
イスバス２０が接続され、このデバイスバス２０を介し
てラインプリンタ装置１５．タイプライタ装置１６、Ｃ
ＲＴ表示装置１７、及びＴＳＳ端末装置が接続されてい
る。このような構成から成るシステムにおいては、デバ
ッグ用プログラムが中央演算処理装置１３の管理下で主
記憶装置１１内で動作される。そして、そのプログラム
の実行の流れと指定データの記録がラインプリンタ装置
１５あるいはタイプライタ装置１６で行なわれる。また
中央演算処理装置１３からデバイス・バス２０を介して
接続されるＴＳＳ端末装置１８がフローチャート図を表
示し、プログラムの実行ステップを刻々と示すとともに
プログラムの制御指令の入力を行なう０ 次に、従来のデバッグ方式において、実行時に、ある変
数の値をチェックする場合、あるいはその変数にある値
を設定する場合について説明する。
まず、デバッグ用プログラムと被デバツグプログラムを
起動する。ここで、第４図は従来のデバッグ操作のフロ
ーチャートを示し、以下このフローチャートに従って説
明する。
起動する。ここで、第４図は従来のデバッグ操作のフロ
ーチャートを示し、以下このフローチャートに従って説
明する。
まず、ステップ１０１で被プログラムを停止させ、その
後、被プログラムをあるブロックに分割するために、次
に停止させるチェック・ポイントを指定しくステップ１
０２）、被プログラムの起動を行う（ステップ１０３）
。この状態をブレーク・ポイント（区切９点）と呼び、
このブレーク・ポイントが発生した時点でシステム制御
できる状態となる。この状態で、被プログラム内のデー
タのモニタ及び変数の設定をすることが可能である。
後、被プログラムをあるブロックに分割するために、次
に停止させるチェック・ポイントを指定しくステップ１
０２）、被プログラムの起動を行う（ステップ１０３）
。この状態をブレーク・ポイント（区切９点）と呼び、
このブレーク・ポイントが発生した時点でシステム制御
できる状態となる。この状態で、被プログラム内のデー
タのモニタ及び変数の設定をすることが可能である。
ここで、プログラムの動きを知９たい場合は、システム
制御としてプログラムの印字指令を行なうことによシ、
ステップ１０４のプログラム実行時にトレース内容を印
字することが可能となる。さらに、プログラムが実行さ
れたのち、被プログラムチェックポイントで停止され（
ステップ１０５）ると、停止時のプログラム内モニタが
可能となる。
制御としてプログラムの印字指令を行なうことによシ、
ステップ１０４のプログラム実行時にトレース内容を印
字することが可能となる。さらに、プログラムが実行さ
れたのち、被プログラムチェックポイントで停止され（
ステップ１０５）ると、停止時のプログラム内モニタが
可能となる。
上記のような従来のプログラムのデバッグ方式では、特
に分岐の多いプログラムにおいてはブレーク・ポイント
を多数設定しなければならず、また細くプログラムの停
止、及び起動をすることが必要であシ、また、トレース
やプログラム停止を併わずにモニタリングを行なう場合
に？いては停止の条件を満足する里で、もしくはブレー
ク・ポイントマで停止できないなどの問題点があった。
に分岐の多いプログラムにおいてはブレーク・ポイント
を多数設定しなければならず、また細くプログラムの停
止、及び起動をすることが必要であシ、また、トレース
やプログラム停止を併わずにモニタリングを行なう場合
に？いては停止の条件を満足する里で、もしくはブレー
ク・ポイントマで停止できないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、被プログラムの実行速度を超低速とし、デバ
ッグ者が実行中のプログラムの流れを確認しながら随時
停止できるプログラムのデバッグ方式を得ることを目的
とする。
たもので、被プログラムの実行速度を超低速とし、デバ
ッグ者が実行中のプログラムの流れを確認しながら随時
停止できるプログラムのデバッグ方式を得ることを目的
とする。
この発明に係るプログラムのデバッグ方式は、被デバッ
グ・プログラムの一命令実行後、次の命令を実行するま
での間に遅延手段を挿入し、見かけ上のプログラムの実
行速度をデバッグ者が動作を確認できる速さまで低減さ
せたものである。
グ・プログラムの一命令実行後、次の命令を実行するま
での間に遅延手段を挿入し、見かけ上のプログラムの実
行速度をデバッグ者が動作を確認できる速さまで低減さ
せたものである。
この発明におけるプログラムのデバッグ方式は、見かけ
上のプログラムの実行速度を落すことによシ、予めブレ
ーク・ポイントを指定することなく実行中のプログラム
の動きが確認され、随時停止することができる。
上のプログラムの実行速度を落すことによシ、予めブレ
ーク・ポイントを指定することなく実行中のプログラム
の動きが確認され、随時停止することができる。
以下、この発明の実施例を図について説明する。
まず、ハードウェア上の構成は前述の第３図に示す従来
のハードウェア構成と同一の構成であシ。
のハードウェア構成と同一の構成であシ。
ここでは省略する。第１図ａは第３図の中央処理装置１
３によシ管理され、主記憶装置１１内で動作する被デバ
ッグ・プログラムの一例を示すフローチャートである。
３によシ管理され、主記憶装置１１内で動作する被デバ
ッグ・プログラムの一例を示すフローチャートである。
図において、 １ 、２ 、４ 、７゜８．９．１０は
処理手段、３，５．６は判断手段であり、この実施例に
おいてはプログラム上の実行内容を示す。第１図すは第
１図ａの処理手段４から処理手段１０の前までの処理だ
けを抽出したフロチャートであ９１図中ｂ５〜ｂ１０は
この発明の特徴を示す遅延手段であり、この実施例に８
いてはデバッグを行なう手段として被デバッグ・プログ
ラムに挿入したものであり、被デバッグ・プログラムが
この遅延手段を通過した時のみに制御がデバッグ・プロ
グラムに移行する。
処理手段、３，５．６は判断手段であり、この実施例に
おいてはプログラム上の実行内容を示す。第１図すは第
１図ａの処理手段４から処理手段１０の前までの処理だ
けを抽出したフロチャートであ９１図中ｂ５〜ｂ１０は
この発明の特徴を示す遅延手段であり、この実施例に８
いてはデバッグを行なう手段として被デバッグ・プログ
ラムに挿入したものであり、被デバッグ・プログラムが
この遅延手段を通過した時のみに制御がデバッグ・プロ
グラムに移行する。
第２図は本発明におけるプログラムのデバッグ方式の概
念図を示したものであシ、被デバッグ・プログラムはデ
バッグ・プログラムから起動されると、従来の方式と異
なシブレーク・ポイント指定無しに、実行の流れの記録
２２と指定データのそニタリング２３を行いながら、第
３図に示すＴＳＳ端末装置１８のＣＲＴ画面（図示せず
）上に、公知のプログラム・ソース（原始プログラム）
から逆にフローチャートを作図する方式が作成されたフ
ローチャートを表示し、そのフローチャートの図上で色
を換えて、プログラムの実行経路と現在実行ステップを
表示する（第２図２４）ｏデバッグ者はこれによシ現在
の実行ステップを確認し、プログラム内部データの指定
外情報のモニタや変数設定の必要が生じた場合には１表
示フローチャートの画面上で停止位置を指定して停止す
るとともに、プログラム制御指令を入力した後に再起動
し、フローチャート表示画面による実行動作確認にもど
る。
念図を示したものであシ、被デバッグ・プログラムはデ
バッグ・プログラムから起動されると、従来の方式と異
なシブレーク・ポイント指定無しに、実行の流れの記録
２２と指定データのそニタリング２３を行いながら、第
３図に示すＴＳＳ端末装置１８のＣＲＴ画面（図示せず
）上に、公知のプログラム・ソース（原始プログラム）
から逆にフローチャートを作図する方式が作成されたフ
ローチャートを表示し、そのフローチャートの図上で色
を換えて、プログラムの実行経路と現在実行ステップを
表示する（第２図２４）ｏデバッグ者はこれによシ現在
の実行ステップを確認し、プログラム内部データの指定
外情報のモニタや変数設定の必要が生じた場合には１表
示フローチャートの画面上で停止位置を指定して停止す
るとともに、プログラム制御指令を入力した後に再起動
し、フローチャート表示画面による実行動作確認にもど
る。
なお、上記実施例ではデバッグ・プログラムと被デバツ
グプログラムを別プログラムとして作成しているが、ソ
ース−プログラム（原始プログラム）にデバッグ用のス
テートメントとして組＆込んでもよく、また、ソース・
プログラムのコンパイル／リンク時にソース・プログラ
ムはそのままでデバッグ・モードとして組込んでもよい
。また、第１図のハードウェアの構成機器としてライン
グリンク装置やタイプライタ装置が無いものでも良く、
この場合も上記実施例と同様の効果を奏する。
グプログラムを別プログラムとして作成しているが、ソ
ース−プログラム（原始プログラム）にデバッグ用のス
テートメントとして組＆込んでもよく、また、ソース・
プログラムのコンパイル／リンク時にソース・プログラ
ムはそのままでデバッグ・モードとして組込んでもよい
。また、第１図のハードウェアの構成機器としてライン
グリンク装置やタイプライタ装置が無いものでも良く、
この場合も上記実施例と同様の効果を奏する。
さらに、プログラム制御入出力装置として、上記実施例
ではＴＳＳ端末装置１Ｂを用いたが、一般のシステム制
御用入出力装置を使用しても良く、上記実施例と同様の
効果を奏する。
ではＴＳＳ端末装置１Ｂを用いたが、一般のシステム制
御用入出力装置を使用しても良く、上記実施例と同様の
効果を奏する。
また、遅延回路は遅延速度を可変としたものであっても
構わない。
構わない。
以上のように、この発明によればプログラムの動きが目
に見えるように構成したので、ソフトウェアのデバッグ
が容易になり、また、精度の高いものが得られる効果が
ある。
に見えるように構成したので、ソフトウェアのデバッグ
が容易になり、また、精度の高いものが得られる効果が
ある。
第１図はこの発明の一実施例によるプログラムのデバッ
グ方式の一例を示す被デバッグ・プログラムのフローチ
ャート、第２図はこの発明の一実施例による操作フロー
チャート、第３図はプログラムのデバッグが行なわれる
一般的なシステムのハードウェア上の構成図、第４図は
従来のデバッグ操作が行なわれるプログラムの７０−チ
ャートである。 図において、１．２，４，７，８，９．１０は処理手段
、３，５．６は判断手段、１１は主記憶装置、１３は中
央演算処理装置、ｂ５〜ｂ１Ｇは遅延手段である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 第２図
グ方式の一例を示す被デバッグ・プログラムのフローチ
ャート、第２図はこの発明の一実施例による操作フロー
チャート、第３図はプログラムのデバッグが行なわれる
一般的なシステムのハードウェア上の構成図、第４図は
従来のデバッグ操作が行なわれるプログラムの７０−チ
ャートである。 図において、１．２，４，７，８，９．１０は処理手段
、３，５．６は判断手段、１１は主記憶装置、１３は中
央演算処理装置、ｂ５〜ｂ１Ｇは遅延手段である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 第２図
Claims (1)
- 中央演算処理装置により管理され、主記憶装置内で動作
する被デバッグ・プログラムによりプログラムの誤りを
発見して訂正を行なうプログラムのデバッグ方式におい
て、前記被デバッグ・プログラムは、命令実行を行なう
処理手段または判断手段の後に遅延手段を挿入し、見か
け上の前記プログラムの実行速度を遅延するようにした
ことを特徴とするプログラムのデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077712A JPS61235955A (ja) | 1985-04-12 | 1985-04-12 | プログラムのデバツグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077712A JPS61235955A (ja) | 1985-04-12 | 1985-04-12 | プログラムのデバツグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61235955A true JPS61235955A (ja) | 1986-10-21 |
Family
ID=13641502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077712A Pending JPS61235955A (ja) | 1985-04-12 | 1985-04-12 | プログラムのデバツグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61235955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047903A (ja) * | 1998-07-27 | 2000-02-18 | Nec Corp | シナリオ生成装置およびシナリオ生成方法、並びに記録媒体 |
-
1985
- 1985-04-12 JP JP60077712A patent/JPS61235955A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047903A (ja) * | 1998-07-27 | 2000-02-18 | Nec Corp | シナリオ生成装置およびシナリオ生成方法、並びに記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPH02220145A (ja) | プログラムトレース方式 | |
| JPH0934754A (ja) | プログラムの性能測定装置と方法 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS61813A (ja) | シ−ケンス制御装置の故障個所判定方式 | |
| JPS59128652A (ja) | デイスプレイ装置を用いたプログラム検査方式 | |
| JPH03209534A (ja) | プログラム開発支援装置 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH02272947A (ja) | 障害監視方式 | |
| JP2002157143A (ja) | 集積回路試験プログラムのデバッグ支援システム | |
| JPS60263232A (ja) | マイクロ診断方式 | |
| JPH0659931A (ja) | デバッグ装置 | |
| JPH01276249A (ja) | ログアウト制御方式 | |
| JPH02244232A (ja) | 情報処理装置 | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPH0272438A (ja) | デバッグ方式 | |
| JPH02242301A (ja) | モニタ機能を有する工程制御方式 | |
| JPH04283835A (ja) | 推論システム | |
| JPH05204698A (ja) | デバッガ処理方式 | |
| JPS61249148A (ja) | プログラムのトレ−ス方式 | |
| JPH03141436A (ja) | デバッグ装置 | |
| JPS60254251A (ja) | デバツク方式 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JPS6167146A (ja) | 擬似障害発生方式 |