JPS61249148A - プログラムのトレ−ス方式 - Google Patents

プログラムのトレ−ス方式

Info

Publication number
JPS61249148A
JPS61249148A JP60090246A JP9024685A JPS61249148A JP S61249148 A JPS61249148 A JP S61249148A JP 60090246 A JP60090246 A JP 60090246A JP 9024685 A JP9024685 A JP 9024685A JP S61249148 A JPS61249148 A JP S61249148A
Authority
JP
Japan
Prior art keywords
program
displayed
flowchart
debugged
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60090246A
Other languages
English (en)
Inventor
Masataka Sakaguchi
坂口 正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60090246A priority Critical patent/JPS61249148A/ja
Publication of JPS61249148A publication Critical patent/JPS61249148A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明に、ソフトウェア・デバック時のプログラムト
レース方式に関するものである。
〔従来の技術〕
従来のデバック操作フローチャートの手順を第6図に示
す。図において、5T−1〜5T−6iプログラムデパ
ツクの手順、22は実行の流れ記録、26に停止時のプ
ログラム内モニタである。
一般にプログラムの流れを確認する方式としての最も基
本的な機能はプログラム実行時に、その分岐点で停止す
ることにある。作業者はこの停止によってプログラムの
進む方向を知ることができる。
また、実行中のプログラムのトレースとして、プログラ
ムが通過した文番号(アドレス)と特定のデータ全印字
することもできる。
次に従来のプログラムデバックの操作手順にっいて説明
する。まず、最初にデバック用プログラムと被デバック
用プログラムとに起動をかける。
しかし、被デバック用プログラムは停止5T−1状態に
しておく。次にプログラムのチェック・ポイントラ指定
5T−4し被デバック用プログラムに再起動5T−3t
−施す。すると被デバック用プログラムはプログラムの
動作実行に移行し5T−4実行の流れ記録22t−その
実行過程において出力する。かくして、前記被デバック
用プログラムがチェックポイントに達すると停止5T−
5し、その時点で停止時のプログラム内容をモニタ23
して出力し、動作が終了するとチェックの結果を確認5
T−6する。その際、チェック結果が正しければプログ
ラムの実行は終了し、正しくない場合には再びチェック
ポイントの指定ST−’lt−行い前記と同様の動作金
繰返し実行する。例えば、第4図はプログラムの流れ図
の一例を示し友もので、実行の途中において判断ブロッ
ク5に達した時の成しうる動作としては分岐点a6 v
 a7 (各ブロック・ の先頭文字番号)のいずれも
取り得る可能性がある。そこで、前記各ブロックの先頭
文番号aa 、 ayをチェックポイントとすれば実行
後のプログラム停止位置がいずれであるかにより分岐先
を結果として知ることができる。
〔発明が解決しようとする問題点〕
従来のプログラムのトレース方式は以上のように構成さ
れていたので被デバック用プログラムの停止点で、毎回
チェック・ポイントの登録と削除を行わねばならない究
めに時間がかかる。よって最近ではトレースのスタート
のアドレスとエンド・アドレスを指定するだけで、その
間の実行されたアドレス(文番号)全アナウンスメント
eタイプライタに印字する方式をとるようになってき友
この場合にはスタート・アドレスとエンド・アドレスは
必ず実行されるアドレスでなければならず、プログラマ
−はプログラムの流れの概要を事前に知っていることが
必要である。ま友、エンド・アドレスt−pつた場合に
、は止まらずにプログラムが完了してしまう。更に、予
期せぬ分岐が結果的にあっても発生の時点で停止して関
連情報をモニタすることや変数にある値全設定すること
が、できないなどの問題点があった。
この発明は上記のような問題点全解消するためになされ
たもので、プログラムの流れ図t−CRT表示装置に表
示し、実行中のプログラムの流れ會確認しながら随時停
止できるプログラムのトレース方式を得ること金目的と
する。
〔問題点全解決する几めの手段〕
この発明に係るプログラムのトレース方式は、CRT表
示装置に表示されたプログラムの流れ図の処理ブロック
に、それぞれ可変シンボルを付加するとともにプログラ
ム実行の「未」、「済」。
「完了」を検知して夫々のシンボルの色?変える様にし
たものである。
〔作用〕
この発明におけるプログラムのトレース方式は、プログ
ラムの動き會、CRT装置の画面上に流れ図として表示
することによりプログラムの動きが目視確認できプログ
ラムのデバックが容易になる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、1.1は主記憶装置、12はコンソー
ルCRT、16は中央演算処理装置、14はシステム・
バスに接続されたディスク記憶装置、15はライン・プ
リンタ装置、16はタイプライタ装置で中央演算処理装
置13の下に付けられている。17はC)LT表示装置
、18はTSS(タイムシアリングシステム)の端末装
置で、中央演算処理装置に付けられフローチャートを表
示してプログラムの実行ステップを刻々と示すとともに
プログラムの制御指令の久方を行う。
次にこの発明の動作について説明する。まず、第2図は
本発明におけるプログラムのトレース方式の概念図を示
したもので、まず、被デバック・プログラム21がデバ
ック・プログラムによって起動されると、ブレーク参ポ
イント指定無しに、実行の流れの記録22と指定データ
のモニタリング25”ir行う。また、第1図に示した
TSS端末装置18のCRT表示装置に表示されたグロ
グラムの流れ図に現在の実行場所を示す24のシンボル
が点灯する。プログラムは第3図の遅延回路ブロックb
、〜b、。により流れ図上をゆっくりと順次移動して行
くので、作業者はこの流れ図の画面を見ながら適宜TS
S端末装置18からプログラムの制御指令25會行い、
印字装置に出力された実行の流れの記録22とともにデ
ータのモニタリング内容の確認tして、必要情報のダン
プや変数の設定上行う@ また、第3図は被デバック・プログラムのフローチャー
トの一部を抽出して示し九ものである。
図中す、〜b1゜は本発明によるデバッグ手段として被
デバック・プログラムに挿入した遅延回路ブロックで被
デバック・プログラムはこの遅延回路ブロック通過時の
みに制御がデバック・プログラムに移行する。 − 次に第5図はTSS端末装置18のCRT表示装置に表
示され次流れ図の一5t−示したもので、動作内容は前
記第4図のプログラムのフローチャートに系した処理ブ
ロック4から処理ブロック8までt表わしたものである
。本実施例で使用しfcCRT表示装置の流れ図はモニ
タ画面を縦に6分割し、その−区画内に一つの処理ブロ
ックが表示される。一度に表示されるブロックは6個の
ために、プログラムの実行にともない、実行ブロックが
現在表示されているブロックの前、または後に移るとき
にはブロック全体を上tたは下にスライドさせ必ず実行
ブロックが表示される。各処理ブロックには第4図に示
した先頭の文番号と処理ブロック図、ブランチ先および
原始プログラムなどが一目して判るようにソース・プロ
グラムのコーディング内容を併せて表示している。
プログラムの実行位置は第5図の11〜16に示すスタ
ート・シンボルおよびO2N2.に示すエンド・シンボ
ルの色を変えることなどにより表示する。
例えばスタート・シンボルはブロック処理の開始以前に
は緑色であり開始時点で赤色に変化する。
さらに処理が終了すると桃色に変わり、このルートを通
つ次ことの軌跡となる。ま几、エンド・シンボルはブロ
ック処理の完了以前に緑色であり、完了時点で赤色に変
化する。さらに処理が次のブロックに移った時点で桃色
に変化し、このルートを通ったことの軌跡を明示する。
なお、上記実施例ではプログラムの実行位置を色変えに
よって表わしているが、シンボルの形状変更やフリッカ
、また−は矢印などを使用して位置を示してもよい。
Diagram)図やCOMPAL (プログ9A”を
構造化し、パソコンのCRTディスプレイ上でフローチ
ャートを作成、中間言語データベースに蓄積し危各種プ
ログラミング言語でソースプログラムを自動作成する)
等のフローチャート言語を利用してもよい。
さらに、流れ図を出力せす、直接原始プログラム(ソー
ス・イメージ−)をそのまま表示して、色変えにより実
行位置を表示しても上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によれば進行中のプログラムの
動きがCRT上に映出され目に見えるように装置を構成
したので、ソフトウェアのデバッグが簡単になり、かつ
、高精度のデバッグ作業が行える効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるハードの構成図、第
2図はこの発明の一実施例による操作フローチャート、
第3図−はこの発明の一実施例によるデバック機能の組
込まれたフローチャート、第4図はこの発明の一実施例
による被デバツグ・プログラムのフローチャート、第5
図はこの発明の一実施例で使用した流れ図のCRTディ
スプレイ表示図、第6図は従来のデバック操作フローチ
ャート図である。 図において、11は主記憶装置、13は中央演算処理装
置、14はディスク記憶装置、15はラインプリンタ装
置、17はCルT表示装置、18H’rss端′末装置
、21框被デパツク・プログラムの実行処理、1.2,
4.7〜1・0は処理ブロック、1)l〜b、。は遅延
回路ブロック、11〜i6ハ処理の開始を表わすスター
トのシンボル、0.〜Oaは処理の完了を表わすエンド
・シンボル。 尚、図中同一の部分は同一の符号をもって図示する。 特許出願人   三菱電機株式会社 区 第2図 第3図 4〜9:鉛工!及び°”隼°10Pフ“O・>りb5〜
b10:  H延2口21−ブOzり第4図 第5図

Claims (2)

    【特許請求の範囲】
  1. (1)デバック用プログラムを管理する中央演算処理装
    置にバスを介して接続した主記憶装置、TSS端末装置
    、及びラインプリンタ等の周辺装置を用いてソフトウェ
    アのデバックを行うプログラムのトレース装置において
    、前記TSS端末装置のCRT表示装置を複数のモニタ
    画面に分割し、該モニタ画面に被デバックプログラムの
    流れ図の処理ブロックを表示し、前記被デバック・プロ
    グラムの要所に設けた遅延回路ブロック通過時にのみ前
    記処理ブロックの表示内容をデバックプログラムに移行
    し、前記CRT表示装置に表示したプログラムの流れ図
    に現在の実行場所を示すシンボルを表示するようにした
    ことを特徴とするプログラムのトレース方式。
  2. (2)前記プログラム流れ図の処理ブロックに夫々可変
    シンボルを付し、プログラム実行の内容に応じて表示色
    の変更、フリッカ、または矢印表示等を行うようにした
    ことを特徴とする特許請求の範囲第1項記載のプログラ
    ムのトレース方式。
JP60090246A 1985-04-26 1985-04-26 プログラムのトレ−ス方式 Pending JPS61249148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60090246A JPS61249148A (ja) 1985-04-26 1985-04-26 プログラムのトレ−ス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60090246A JPS61249148A (ja) 1985-04-26 1985-04-26 プログラムのトレ−ス方式

Publications (1)

Publication Number Publication Date
JPS61249148A true JPS61249148A (ja) 1986-11-06

Family

ID=13993141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60090246A Pending JPS61249148A (ja) 1985-04-26 1985-04-26 プログラムのトレ−ス方式

Country Status (1)

Country Link
JP (1) JPS61249148A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129419A (ja) * 1986-11-20 1988-06-01 Hitachi Ltd ソフトウエア開発支援システムにおける表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129419A (ja) * 1986-11-20 1988-06-01 Hitachi Ltd ソフトウエア開発支援システムにおける表示方法

Similar Documents

Publication Publication Date Title
JPS61249148A (ja) プログラムのトレ−ス方式
JPS58217223A (ja) デイスプレイ装置付数値制御放電加工装置
JPS62113244A (ja) プログラムテスト装置
JPS61249149A (ja) プログラムトレ−ス装置
JPH07120285B2 (ja) 構文チェッカーとテキストエディタの連動方法
JPS59186054A (ja) 計算機プログラムの試験方法
JPS59128652A (ja) デイスプレイ装置を用いたプログラム検査方式
JP6009283B2 (ja) 試験装置、試験システム、及び試験方法
JPH01250109A (ja) ロボットのシミュレーション装置
JP2659366B2 (ja) デバッグ方法及びその装置
JPS61235955A (ja) プログラムのデバツグ方式
JPH05334135A (ja) プログラム異常終了時のエラー情報表示方式
JPS63180141A (ja) 対話型デバツガによるデバツグ方式
JPS63223931A (ja) 論理図実行ル−ト出力処理方式
JPH0193812A (ja) ヘルプ画面表示方式
JPH02103641A (ja) 動作試験装置
JPS6292033A (ja) プログラムデバツグ装置
JPH06231001A (ja) シンボル名入力装置
JP2001290672A (ja) デバッガ、デバッグ方法、記録媒体
JPH0439746A (ja) プログラム開発支援装置
JP2001209558A (ja) デバッグ処理システム及び記録媒体
JPH11191072A (ja) デバッグのブレイク処理方法及びデバッグ処理装置
JPS61289426A (ja) プログラム制御式高機能形コンソ−ル装置
JPH05165671A (ja) プログラムデバッグ装置
JPS63278151A (ja) デバッグ装置