JPS61249149A - プログラムトレ−ス装置 - Google Patents
プログラムトレ−ス装置Info
- Publication number
- JPS61249149A JPS61249149A JP60090262A JP9026285A JPS61249149A JP S61249149 A JPS61249149 A JP S61249149A JP 60090262 A JP60090262 A JP 60090262A JP 9026285 A JP9026285 A JP 9026285A JP S61249149 A JPS61249149 A JP S61249149A
- Authority
- JP
- Japan
- Prior art keywords
- program
- flow chart
- displayed
- execution
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデパック中のプログラムの実行位置を遂次、
流n図に表示すること(:より、検査員のデパック作業
を補助するプログラムトレース装置(−関するものであ
る。
流n図に表示すること(:より、検査員のデパック作業
を補助するプログラムトレース装置(−関するものであ
る。
従来のデパック操作フローチャートの手順を第7図ζ二
示す。図(=おいて、5T−1〜BT−6はプログラム
デパックの手順、72は冥行の流n記録。
示す。図(=おいて、5T−1〜BT−6はプログラム
デパックの手順、72は冥行の流n記録。
75は停止時のプログラム内モニタである。一般に、プ
ログラムの流nを確認する方法として最も基本的な機能
はプログラム実行時(二、その分岐点で停止することに
ある。そこで検査員は、この停止によってプログラムの
進む方向fmることかできる。また、実行中のプログラ
ムのトレースとして、プログラムが通過した文番号(ア
ドレス)と特定のデータを印字することもできる。
ログラムの流nを確認する方法として最も基本的な機能
はプログラム実行時(二、その分岐点で停止することに
ある。そこで検査員は、この停止によってプログラムの
進む方向fmることかできる。また、実行中のプログラ
ムのトレースとして、プログラムが通過した文番号(ア
ドレス)と特定のデータを印字することもできる。
次に従来のプログラムデパックの操作手順について説明
する。まず最初にデパック用プロゲラ”ムと被デパック
用プログラムとに起動をかける。しかし、被デパック用
プログラムは停止(8T−1)状態にしておく。次にプ
ログラムのチェック・ポイントを指定(5T−2)j、
被デパック用プログラム(二再起動(8T−3)を施す
。すると被デパック用プログラムはプログラムの動作実
行に移行しく8T−4)、実行の流n記録72?その実
行過程において出力する。かくして、前記被デパック用
プログラムがチェックポイントに達すると停止(8’r
−5) シsその時点で停止時のプログラム内容をモニ
タ75して出力し、動作が終了するとチェックの結果を
確認(ST−6)する。その際、チェック結果が正しけ
nばプログラムの実行は終了し、正しくない場合には再
びチェックポイントの指定(8T−2)を行い前記と同
様の動作を繰返し実行する。例えば、第4図はプログラ
ムの流れ図の一例を示したもので、実行の途中において
、判断ブロック 5 に達した時の成しうる動作として
は分岐点”11 t ay (各ブロックの先頭文番号
)のいずれも取り得る可能性がある。そこで、前記各ブ
ロックの先頭文番号86 、 ayをチェックポイント
とすれば実行後のプログラム停止位置がいずれであるか
により分岐先を結果として知ることができる。
する。まず最初にデパック用プロゲラ”ムと被デパック
用プログラムとに起動をかける。しかし、被デパック用
プログラムは停止(8T−1)状態にしておく。次にプ
ログラムのチェック・ポイントを指定(5T−2)j、
被デパック用プログラム(二再起動(8T−3)を施す
。すると被デパック用プログラムはプログラムの動作実
行に移行しく8T−4)、実行の流n記録72?その実
行過程において出力する。かくして、前記被デパック用
プログラムがチェックポイントに達すると停止(8’r
−5) シsその時点で停止時のプログラム内容をモニ
タ75して出力し、動作が終了するとチェックの結果を
確認(ST−6)する。その際、チェック結果が正しけ
nばプログラムの実行は終了し、正しくない場合には再
びチェックポイントの指定(8T−2)を行い前記と同
様の動作を繰返し実行する。例えば、第4図はプログラ
ムの流れ図の一例を示したもので、実行の途中において
、判断ブロック 5 に達した時の成しうる動作として
は分岐点”11 t ay (各ブロックの先頭文番号
)のいずれも取り得る可能性がある。そこで、前記各ブ
ロックの先頭文番号86 、 ayをチェックポイント
とすれば実行後のプログラム停止位置がいずれであるか
により分岐先を結果として知ることができる。
従来のプログラムトレース装置は以上のように動作して
いたので、被デパック用プログラムの停止点で毎回チェ
ック・ポイントの登録と削除を行わねばならないために
時間がかかる。よって、トレースのスタート・アドレス
とエンド−アドレスとを指定するだけで、前記アドレス
間で実行された分岐命令のアドレス(文番号)をアナウ
ンスメント・タイプライタに印字する手段が構じられて
いる。
いたので、被デパック用プログラムの停止点で毎回チェ
ック・ポイントの登録と削除を行わねばならないために
時間がかかる。よって、トレースのスタート・アドレス
とエンド−アドレスとを指定するだけで、前記アドレス
間で実行された分岐命令のアドレス(文番号)をアナウ
ンスメント・タイプライタに印字する手段が構じられて
いる。
この場合にはスタート・アドレスとエンド・アドレスは
必ず実行されるアドレスであるので、検査員は事前にプ
ログラムの流れを、大まかではあるが知っておくことが
必要となる。また、エンド拳アドレスを誤った場合には
停止することなしにプログラムが完了してしまうことや
、予期せぬ分岐が結果的にあっても発生の時点で停止し
て関連情報をモニタすること、あるいは変数にある値を
設定することが、できないなどの問題点があった。
必ず実行されるアドレスであるので、検査員は事前にプ
ログラムの流れを、大まかではあるが知っておくことが
必要となる。また、エンド拳アドレスを誤った場合には
停止することなしにプログラムが完了してしまうことや
、予期せぬ分岐が結果的にあっても発生の時点で停止し
て関連情報をモニタすること、あるいは変数にある値を
設定することが、できないなどの問題点があった。
また、プログラムの動作内容が目視でき、プログラムの
実行を検査員が関与できる程度の速さで実行させ得るテ
スト装置も望まれているが、テスト・プログラムが複雑
になるとCPUの負荷が大きくなって、オンラインテス
トには好ましい結果が期待できない等の問題点があった
。
実行を検査員が関与できる程度の速さで実行させ得るテ
スト装置も望まれているが、テスト・プログラムが複雑
になるとCPUの負荷が大きくなって、オンラインテス
トには好ましい結果が期待できない等の問題点があった
。
この発明は上記のような間一点を解消するためになされ
たもので、プログラムの実行位置を遂次流れ図に表示で
きるようにするとともに、プログラムトレースにかかわ
る処理時間を短縮できるプログラムトレース装置V得る
ことを目的とする。
たもので、プログラムの実行位置を遂次流れ図に表示で
きるようにするとともに、プログラムトレースにかかわ
る処理時間を短縮できるプログラムトレース装置V得る
ことを目的とする。
この発明にかかるプログラムトレース装置は図形情報(
2′ログラムの流n図)とプログラムのアドレスに対応
する流n図上の位置とを記憶しておき、プログラムのア
ドレスを受信することによって、該当する流n図の表示
と実行場所の表示とを行えるようにしたものである。
2′ログラムの流n図)とプログラムのアドレスに対応
する流n図上の位置とを記憶しておき、プログラムのア
ドレスを受信することによって、該当する流n図の表示
と実行場所の表示とを行えるようにしたものである。
この発明におけるプログラムトレース装#はプログラム
のアドレス受信から流n図表示、および実行場所のプロ
ットまでの各処理を全てハードウェア化して画面表示に
要する計算機の処理時間を不要とする。
のアドレス受信から流n図表示、および実行場所のプロ
ットまでの各処理を全てハードウェア化して画面表示に
要する計算機の処理時間を不要とする。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、11はトレース対象のプログラムが格
納さnている計算機のCPUで1本発明によるプログラ
ムトレース装ft20#:c%DMA15チャネルに取
付けらfL、た高速パラレル入出力制御装置19?介し
て前記0PUI 1と結、eさnている。また、12は
0PUI l内の主記憶装置、13はシステム制御処理
装置、14は基本処理装置である。そして16は前記シ
ステム制御処理装置13(二接続さfしたコンソールO
RT、17扛ディスク制御装置、18はディスクl17
cfirである。
納さnている計算機のCPUで1本発明によるプログラ
ムトレース装ft20#:c%DMA15チャネルに取
付けらfL、た高速パラレル入出力制御装置19?介し
て前記0PUI 1と結、eさnている。また、12は
0PUI l内の主記憶装置、13はシステム制御処理
装置、14は基本処理装置である。そして16は前記シ
ステム制御処理装置13(二接続さfしたコンソールO
RT、17扛ディスク制御装置、18はディスクl17
cfirである。
更(二第2因はプログラムトレース装置20の構成を示
したもので、図において22はDM人(ダイレクト・メ
モリ・アクセス)を介して計算機と結せするための伝送
制御装置、25及び26は流f′L図管1表示するため
の出力装置とモニタ・テレビ、2フ及び28は検査員と
のインターフェイス部億;相当する入力装置とキーボー
ド、241:Cプログラムの流n■およびプログラムの
実行アドレスと該流n図の実行位置を一致させる情報記
録用のメモリ、23は前記夫々の装flfコントロール
するマイクロ・プロセッサ搭載のコントローラである。
したもので、図において22はDM人(ダイレクト・メ
モリ・アクセス)を介して計算機と結せするための伝送
制御装置、25及び26は流f′L図管1表示するため
の出力装置とモニタ・テレビ、2フ及び28は検査員と
のインターフェイス部億;相当する入力装置とキーボー
ド、241:Cプログラムの流n■およびプログラムの
実行アドレスと該流n図の実行位置を一致させる情報記
録用のメモリ、23は前記夫々の装flfコントロール
するマイクロ・プロセッサ搭載のコントローラである。
次(=動作について説明する。まず第3図は本プログラ
ムトレース装置が動作する大めのプログラムの流n図、
およびプログラムの実行アドレスと流−fL因の実行位
置とを一致させるための情報を作成する過程を■示した
もので、ソース・プログラム31はプログラム解析処理
32によって流n図のシンゲルC:対応した数S*のフ
ローチャートブロック・パターン33(:変換され、フ
ローチャート図36を作成すると同時に、各ブロックに
対応した文番号37の(アドレス)一覧表を作成する。
ムトレース装置が動作する大めのプログラムの流n図、
およびプログラムの実行アドレスと流−fL因の実行位
置とを一致させるための情報を作成する過程を■示した
もので、ソース・プログラム31はプログラム解析処理
32によって流n図のシンゲルC:対応した数S*のフ
ローチャートブロック・パターン33(:変換され、フ
ローチャート図36を作成すると同時に、各ブロックに
対応した文番号37の(アドレス)一覧表を作成する。
こnらの情報は流f′L因情軸情報伝送処理(:よって
faグラ°ムトレース装置120に伝送さnる。第4図
はこの発明の一実施例による被デパックプログラムのフ
ローチャートで処理ブロック1,2.47〜10の後段
に判断による分岐ブロック3,5.6が有って各ブロッ
クの先頭町〜Jlllに分岐して処理が行わnる。
faグラ°ムトレース装置120に伝送さnる。第4図
はこの発明の一実施例による被デパックプログラムのフ
ローチャートで処理ブロック1,2.47〜10の後段
に判断による分岐ブロック3,5.6が有って各ブロッ
クの先頭町〜Jlllに分岐して処理が行わnる。
また、1!6図は本プログラムトレース装置が動作する
大めのデパックプログラムの概念回管示したもので、デ
パックプログラムは被デパックプログラム71の実行処
理の流nの記872?出力すると同時に現在実行中の場
所(アドレス)をプログラムトレース装置に伝送(常時
)74する。そして73では指定データのモニタリング
を行う。
大めのデパックプログラムの概念回管示したもので、デ
パックプログラムは被デパックプログラム71の実行処
理の流nの記872?出力すると同時に現在実行中の場
所(アドレス)をプログラムトレース装置に伝送(常時
)74する。そして73では指定データのモニタリング
を行う。
次に第5図はTa2 (タイム・シアリング・システム
)端末のモニタテレビに表示さfした流n■の一部を示
したもので、動作、内容は前記第4図のプログラムのフ
ローチャートに示した処理ブロック4から処理ブロック
8tでを順序を追って表わしたものである0本実施例が
使用したモニタテレビの流れ図の表示方式は画面を縦に
6分割し、その−区面内(ニ一つの処理ブロックが表示
さnる。
)端末のモニタテレビに表示さfした流n■の一部を示
したもので、動作、内容は前記第4図のプログラムのフ
ローチャートに示した処理ブロック4から処理ブロック
8tでを順序を追って表わしたものである0本実施例が
使用したモニタテレビの流れ図の表示方式は画面を縦に
6分割し、その−区面内(ニ一つの処理ブロックが表示
さnる。
一度に表示さn、るブロックは6個のために、プログラ
ムの実行(二ともない、実行ブロックが現在表示さnて
いるブロックの前、または後に移るとき鳳−はブロック
全体を上ま大嫁下屯;スライドさせ1、必ず実行ブロッ
クを表示する。
ムの実行(二ともない、実行ブロックが現在表示さnて
いるブロックの前、または後に移るとき鳳−はブロック
全体を上ま大嫁下屯;スライドさせ1、必ず実行ブロッ
クを表示する。
そして各処理ブロックには第4図に示し穴ように先頭の
文番号と処理ブロック囚、ブランチ先および、原始プロ
グラムとが一目して判るようにソース・プログラムのコ
ーディング内容を併せて表示している。
文番号と処理ブロック囚、ブランチ先および、原始プロ
グラムとが一目して判るようにソース・プログラムのコ
ーディング内容を併せて表示している。
プログラムの実行位置灯第5図の11〜I6に示すスタ
ート・シンゼル、およびO1〜08に示す工/ド・シン
ゼルの色を変えること等により表示する。
ート・シンゼル、およびO1〜08に示す工/ド・シン
ゼルの色を変えること等により表示する。
例えばスタート・シンゼルはブロック処理の開始以前に
は緑色であり開始時点で赤色に変化すムさらに処理が終
了すると桃色に変わり、このルートを通ったことの軌跡
となる。また、エンドφシン〆ルはブロック処理の完了
以前に緑色であり、完了時点で赤色(−変化する。さら
(:処理が次のブロックC;移った時点で桃色に変化し
、このルートを通ったことの軌跡を明示する。
は緑色であり開始時点で赤色に変化すムさらに処理が終
了すると桃色に変わり、このルートを通ったことの軌跡
となる。また、エンドφシン〆ルはブロック処理の完了
以前に緑色であり、完了時点で赤色(−変化する。さら
(:処理が次のブロックC;移った時点で桃色に変化し
、このルートを通ったことの軌跡を明示する。
なお、上記実施例では図形情報(プログラムの流f′L
■)とプ目グラムのアドレスに対応する流n1上の位t
をプログラム解析処理によって作成し、その結果をプロ
グラムトレース装置(;伝送するよう(=シたが%あら
かじめトレース装置内メモリーに記憶させておいてもよ
い。
■)とプ目グラムのアドレスに対応する流n1上の位t
をプログラム解析処理によって作成し、その結果をプロ
グラムトレース装置(;伝送するよう(=シたが%あら
かじめトレース装置内メモリーに記憶させておいてもよ
い。
また、上記実施例で線流f′L■表示専用機器としてプ
ログラムトレース装#を使用しているが、マイクロ・コ
ントローラを実装したモニタ・テレビ全使用しても同様
の効果を奏する。
ログラムトレース装#を使用しているが、マイクロ・コ
ントローラを実装したモニタ・テレビ全使用しても同様
の効果を奏する。
以上のように、この発明によnばプログラム進行中の現
在の実行位f?遂次流1図の形でORT上(二表示し、
処理の経過をカラー表示するなど)−−ドウエア化した
のでプログラム・トレースに要する処理時間が大幅に短
縮さnる。
在の実行位f?遂次流1図の形でORT上(二表示し、
処理の経過をカラー表示するなど)−−ドウエア化した
のでプログラム・トレースに要する処理時間が大幅に短
縮さnる。
第11はこの発明の一実施例によるシステムの全体構成
図、 第2図はこの発明の一実施例によるプログラムトレース
装置の構成図、 第3図にこの発明の一実施例によるプログラムの流fL
囚およびプログラムの実行アドレスと流1図の実行位置
を一致させる情報の作成過程図、第4因はこの発明の一
実施例による被デパックプログラムのフローチャート、 第5図はこの発明の一実施例を示す流f′LDのORT
ディスプレイ表示図、 第6図はこの発明の一実施例(:よる操作70−チャー
ト。 第7図は従来のデパック操作フローチャートである。 図C:おいて、11にCPU、15はD M Aチャネ
ル、19は高速、4ラレル入出力制御装潰、20はプロ
グラムトレース装置、22に伝送制御装置。 23はコントローラ、24はメモリ、25は出力装f、
26Uモニタ・テレビ、27は入力装置、28はキーボ
ード、i1〜i6は処理の開始を表わすスタート・シン
ボル、Ql −Qs a処理の完了を表わすエンド・シ
ンボルである。
図、 第2図はこの発明の一実施例によるプログラムトレース
装置の構成図、 第3図にこの発明の一実施例によるプログラムの流fL
囚およびプログラムの実行アドレスと流1図の実行位置
を一致させる情報の作成過程図、第4因はこの発明の一
実施例による被デパックプログラムのフローチャート、 第5図はこの発明の一実施例を示す流f′LDのORT
ディスプレイ表示図、 第6図はこの発明の一実施例(:よる操作70−チャー
ト。 第7図は従来のデパック操作フローチャートである。 図C:おいて、11にCPU、15はD M Aチャネ
ル、19は高速、4ラレル入出力制御装潰、20はプロ
グラムトレース装置、22に伝送制御装置。 23はコントローラ、24はメモリ、25は出力装f、
26Uモニタ・テレビ、27は入力装置、28はキーボ
ード、i1〜i6は処理の開始を表わすスタート・シン
ボル、Ql −Qs a処理の完了を表わすエンド・シ
ンボルである。
Claims (3)
- (1)トレース対称のプログラムを格納し、システム制
御を実行するCPUと、前記CPUのダイレクト・メモ
リ、アクセス・バスに接続されたパラレル入出力制御装
置と、前記パラレル入出力制御装置に伝送制御装置を介
して接続したプログラムトレース装置と、前記伝送制御
装置に結合したマイクロプロセッサ内蔵のコントローラ
と、前記コントローラを通してキーボードからの指令に
より流れ図を画像モニタするモニタテレビとを備えたプ
ログラムトレース装置。 - (2)前記プログラムトレース装置のモニタテレビの画
面を複数画面に分割し、該夫々の区画に実行ブロックを
含む処理ブロックを任意にモニタ可能に表示するように
したことを特徴とする特許請求の範囲第1項記載のプロ
グラムトレース装置。 - (3)前記モニタテレビの画面にプログラムの実行位置
を示すスタート・シンボル及びエンド・シンボルとを表
示し、実行ブロック処理に対応して該シンボルと色区分
表示するようにしたことを特徴とする特許請求の範囲第
1項記載のプログラムトレース装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60090262A JPS61249149A (ja) | 1985-04-26 | 1985-04-26 | プログラムトレ−ス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60090262A JPS61249149A (ja) | 1985-04-26 | 1985-04-26 | プログラムトレ−ス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61249149A true JPS61249149A (ja) | 1986-11-06 |
Family
ID=13993584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60090262A Pending JPS61249149A (ja) | 1985-04-26 | 1985-04-26 | プログラムトレ−ス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61249149A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173234A (ja) * | 1987-12-28 | 1989-07-07 | Fujitsu Ltd | プログラムの視覚化方式 |
JPH02123604U (ja) * | 1989-03-22 | 1990-10-11 | ||
JPH0363201U (ja) * | 1989-10-23 | 1991-06-20 | ||
JPH04338841A (ja) * | 1991-05-16 | 1992-11-26 | Fujitsu Ltd | デバッガ装置 |
WO2007102232A1 (ja) * | 2006-03-09 | 2007-09-13 | Assist Computer System Co., Ltd. | ソースプログラム作成支援システム |
-
1985
- 1985-04-26 JP JP60090262A patent/JPS61249149A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173234A (ja) * | 1987-12-28 | 1989-07-07 | Fujitsu Ltd | プログラムの視覚化方式 |
JPH02123604U (ja) * | 1989-03-22 | 1990-10-11 | ||
JPH0363201U (ja) * | 1989-10-23 | 1991-06-20 | ||
JPH04338841A (ja) * | 1991-05-16 | 1992-11-26 | Fujitsu Ltd | デバッガ装置 |
WO2007102232A1 (ja) * | 2006-03-09 | 2007-09-13 | Assist Computer System Co., Ltd. | ソースプログラム作成支援システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61249149A (ja) | プログラムトレ−ス装置 | |
JPH1139190A (ja) | 並列処理プログラムのデバッグシステム、及びそのデバッグ方法 | |
JPS61249148A (ja) | プログラムのトレ−ス方式 | |
JPS59128652A (ja) | デイスプレイ装置を用いたプログラム検査方式 | |
JPH0743431A (ja) | 試料icのデバイスピンの信号名表示方法 | |
JPH06101045B2 (ja) | データフロー型情報処理装置のシミュレーション装置 | |
JPS608950A (ja) | プログラム実行制御方式 | |
JPS63180141A (ja) | 対話型デバツガによるデバツグ方式 | |
JPH08328897A (ja) | 並列プログラム動作解析方法及びその装置 | |
CN115881291A (zh) | 一种医疗设备的运维培训系统及培训方法 | |
JP6009283B2 (ja) | 試験装置、試験システム、及び試験方法 | |
JPH04284543A (ja) | マイクロコンピュータプログラムトレース装置 | |
JPH1173343A (ja) | プログラム試験装置及び記憶媒体 | |
JPH05324297A (ja) | 操作手続き生成システム | |
JPH0233178B2 (ja) | ||
JPH06139104A (ja) | プログラムの実行履歴表示方式 | |
JPH0667926A (ja) | プログラム評価方式 | |
JPS6190211A (ja) | プログラマブルコントロ−ラのプロセスモニタ方式 | |
JPH05313842A (ja) | テスト手順自動視覚化装置およびその方法 | |
JPH04165469A (ja) | 回路図面表示装置 | |
JPS63191242A (ja) | プログラムトレ−サの通過アドレス比較表示方式 | |
JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
JPH09160806A (ja) | デバッグ支援方法および装置 | |
JPH06231001A (ja) | シンボル名入力装置 | |
JPH0214333A (ja) | データフロープログラムのデバッグ装置 |