JPS61103249A - テストモニタプログラムの操作方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテストモニタプログラムの操作方式に関する。

コンピュータシステムは一般に主プロセッサと該主プロ
セッサによって制御される被制御装置とから構成される
。たとえば電子交換機を形成するコンピュータシステム
では、ネットワークがその被制御装置の１つをなす。こ
のようなコンピュータシステムを運用する場会、通常２
つのモードに区分される＠第１は一般処理プログラム、
たとえは又換処理用のプログラムを実行するモードであ
り、第２はテスト用のモニタを起動するモードである。

後者の第２のモードでは、テストモニタプログラムが実
行され、当該コンピュータシステムに障害が発生したと
き、該コンピュータシステム内の各部から所定の情報を
収集したり、各部の状態を検出したシ、又、必要な障害
回復の制御を行ったシする。本発明はこのような、テス
トモニタモードでの処理手法について言及する。

〔従来の技術〕

第１０図は従来のテストモニタプログラムを実行する場
合のコンピュータシステム例を示すブロック図である。

本図において、１１および１２はそれぞれ既述した主プ
ロセッサおよび被制御装置を示す。なお、本発明ではこ
の被制御装置１２が何であるかは全く問題としない。

上記テストモニタは一種のＯＳ　（ｏｐｅｒａｔｉｎｇ
ｓｙａｔｅｍ　）　ｔ−構成するものであシ、一般には
主プｒＪ　　　　　　　”ゞ・９内″ｔ’　？−ｃＤ　
ｆ″１ゝ＝′を行え机しかし・主プロセッサ内でこのよ
うなテストモニタを実現するとオーバーヘッドが生ずる
ため、又、単にテストモニタのみの実現であるから、コ
ンソールを１して外部から行うのが普通である。このコ
ンプールを第１０図中、１３として示す。コンソール３
は複数のランプ、複数のスイッチ等よりなる。

今、何かの障害が発生したとき、オペレータはボンソー
ル１３内の上記スイッチのうチ、マニュｒルクリアスタ
ートスイッチを操作し、まず、現ひ点で走っている一般
処理プログラムに割込みを＞１ける。この割込みによっ
てテストモニタプログラムが起動される。この起動に際
し、該テストモニタのタスクを起動するための入力Ａ？
ラメータをコマンド入力として主プロセッサ１１に与え
る必要がある。このため、主プロセッサ１１が一般処理
プログラムの実行で使りているＩ　／　Ｏ（Ｉｎｐｕｔ
ｌｏｕｔｐｕｔ　）装置１４、たとえばタイプライタを
流用してそのコマンドを入力する。このコマンドに基づ
き収集された、コンピュータシステムの各部からの情報
、状態等は、他のＩ１０装置１５、た　　　　　　１と
えばＣＲＴに表示される。この表示をもとに、発生して
いる障害の内容を分析し、さらに又、コンソール１３ｔ
−介して障害処理上行う。

〔発明が解決しようとする問題点〕

第１０図に示したシステム構成のもとに行われる従来の
テストモニタの実施においては２つの問題点がある。第
１の問題点はシステムダウ／につながるおそれがあるこ
と、第２の問題点は処理時間が長いためタイムアラ）ｌ
生ずるおそれがあることである。上記の第１の問題点に
ついて説明すると、たとえば、１１０装置１４を使って
前記のコマンドを入力しようとした直前に、Ｉ１０装置
１４が、主プロセッサ１１による一般処理プログラムの
実行（オンライン）の−環として既に占有されていたと
すると、該Ｉ１０装置１４は、そのオンラインでの処理
を中断したままになり、主プロセッサ１１に対する処理
完了通知が保留される。

このため、テストモニタの実行が終了した後も引続きＩ
１０装置１４はベンディング状態のままとなる。この結
果、Ｉ１０装置１４は障害あシとみなされ、コンピュー
タシステムよシ切離されてしまい、究極、システムダウ
ンとなる。第２の問題点ハコンソール１３金マニュアル
操作することによって必然的に生ずるものであシ、たと
えは電子交換機にあっては数１６ｍ５のオーダーで制御
しなければならないスイッチモジュールが、オ被レータ
による処理の遅さから、いわゆるタイムアウトを引起す
。この場合、そのスイッチモジュールを再構築しなけれ
ばならない。

〔問題点全解決するための手段〕

本発明は上記問題点を解消し得るテストモニタプログラ
ムの操作方式金提案するもので、コンソール１３にとっ
て代わるインタフェースと、該インタフェースを介し、
主プロセ、す１１との間でテストモニタプログラム実行
のための操作を行う副プロセッサ装置とから構成するも
のである。

〔作　用〕

前記インζフェースは、コンソール１３が有する前述の
ランプ、スイッチ等と等価な擬似手段を少なくとも含ん
でなシ、前記主プロセ、すおよび前記副プロセッサ装置
はテストモニタプログラムに関する情報の授受をこれら
擬似手段に対して行うようにすることによりて、主プロ
セ、す１１からは該インタフェースがコンソール１３と
等価に見、ｔ、又、テストモニタプログラムに関する情
報の授受には、主プロセッサ１１の配下のＩ１０装置１
４，１５４−用いることなく、該副プロセッサ装置に内
蔵の操作端末および表示端末を介して行うようにするも
のである。

〔実施例〕

第１図は本発明に係る方式を実施する場合のコンピュー
タシステム例を示すブロック図である。

なお全図を通じて同様の構成要素には同一の参照番号又
は記号を付して示す。したがって、インタフェース２１
２よび副プロセッサ装置２２が新たに導入された構成要
素である。インタフェース２１は第１０図のコンソール
１３に相当するものでありて、コンソール１３が有する
ランプ、スイッチ等と等価な擬似回路（後述）ｔ−少な
くとも含１・）：　　　　　　　んでなる・　しだ力゛
−て主′°ゞ・す１１〃゛らは・インタフェース２１が
従来のコンソール１３と等価に見える。一方、テストモ
ニタプログジムに関する情報の授受は、副プロセ、す装
置２２内の操作端末および表示端末（後述）を介して行
う。

第２図は第１図の主要部の具体例を示す回路図でおり、
本図中の１１．２１．２２は第１図の１１．２１．２２
に相当する。副プロセッサ装置２２はその中心に、マイ
クロプロセッサからなる演算制御部２２１を有し、操作
端末２２２１表示端末２２３等と協働する。操作端末２
２２はたとえはキーボードであシ、オペレータによって
操作されて、テストモニタ用コマンドが入力されろ。

一方、表示端末２２３はＣＲＴ等のディスプレイ装置で
あり、操作端末２２２からの操作内容ならびに主プロセ
ッサ１１側からの情報が表示され、オペレータにフィー
ドバックされる。操作端末２２２より入力されたコマン
ドはメモリ２２４内にストアされているプログラムによ
りて解読された後、信号送受信部２２５金介してインタ
フェース２１に送信される。この信号送受信部２２５は
またと　　　　　　ｊえはパラレル／シリアル変換器で
ある。かくして、副プロセッサ装置２２はコンソール処
理機能を担うＯ インタフェース２１内の信号送受信分配回路２１６は、
副プロセッサ装置２２からの送信信号を２方向に分配す
る。１つは白肉の信号判別回路２１５に転送し、もう１
つは、他のインタフェース２１′に転送する。電子交換
機では多数台の主プロセ、すによってマルチプロセッサ
システムを構成しているので、各プロセッサ毎にインタ
フェース２１　、２１’・・・を設けておけば、全ての
プロセッサｌするテストモニタプログラムの実行が、１
台の副プロセッサ装置２２で共通に制御される。

これは本発明によジインタフエース２１，２１′・・・
を設けたことによる利点の１つでもある。信号判別回路
２１５は、信号送受信分配回路２１６から分配された信
号Ｓ１のアドレス情報をチェックして当該インタフェー
ス２１を指定しているものと判別すると、制御回路２１
４’ｉして、その分配された信号５ｉｔ−取シ込み可能
な状態にする・制御回路２１４はマイクロプロセッサか
らなシ、メモリ２１３を制御メモリあるいはワークメモ
リとして、インタフェース２１全体の制御を行う。

コンソール操作擬似回路２１１およびコンソール表示擬
似回路２１２は、主プロセッサ１１内のコンソール制御
部１１２からみて、インタフェース２１が従来のコンソ
ール１３（第１０図）における既述のスイッチおよびラ
ンプとそれぞれ等価になるように擬似するものでおって
、レジスタ又はメモリから構成される。コンソール操作
擬似回路２１１は従来のコンソール機能の１つであるス
イッチ操作を、副プロセッサ装置２２からの指令（信号
Ｓ１）に従い擬似する。つまり、スイッチＯＮの指令で
あれば、白肉のレジスタのビットに１”を立てる。これ
をコンソール制御部１１２が定期的に読み取シ、演算制
御部１１１へ制御情報（コンソールスイッチ）として伝
達する。一方、コンソール表示擬似回路２１２は従来の
コンソール機能の１つであるランプ操作を、コンソール
制御部１１２からの指令に従い擬似する。つまり、主プ
ロセッサ１１内の内部ステータスをランプ表示する。こ
のランプ表示は、白肉のレジスタのビットに１″又はＫ
Ｏ”を立てることにより行い、これを回路２１４および
２１５を経由して、信号Ｓ２となし、副プロセッサ装置
２２にて読み取シ、演算制御部２２１に次の動作を促す
と共に、表示端末２２３に所要の表示を行わせる。かく
して副プロセッサ装置２２は操作端末擬似機能を果す＠
主プロセッサ１１内の演算制御部１１１はテストモニタ
プログラムを実行すると共に本来の一般処理プログラム
金実行するものであり、そのためにアキュムレータ等を
含む演算レジスタ１１３およびフリップフロラ：７’１
１４（汎用コンピュータの制御レジスタに相当）と協働
し、その外部では１メモリバスＭＢ（メインメモリ等を
有する）およびＩ／ｌ）用パスｌ０Ｂ（Ｉ１０装置１４
，１５、被制御装置１２を有する）に接続する。なお、
副プロセッサ装置ｒｔ２２もその外部において周辺１１
０装置ＰＩＯと接続する。ＰＩＯはたとえばフロッピー
傳　　　　　　デ・イスクである。

第３図は第２図のコンピュータシステムにおけるプログ
ラムの走行状態を示す図であシ、メイン処理１とは主プ
ロセッサ１１による一般処理プロダラムの実行、たとえ
ば電子交換機にあっては交換処理用のプログラムの実行
を意味する。ここで障害が発生したとすると、副プロセ
、す装置２２内の表示端末２２３に表示されている主プ
ロセッサ１１内のフリップフロップ１１４の表示内容に
該障害表示がされ、オペレータが副プロセッサ装置２２
を操作することにより副プロセ、す装置２２からの指令
によシ主プロセ、す１１内でテストモニタが開始する。

テストモニタが終了すると、副プロセッサ装置２２の指
示によυ、中断し工いたメイン処理をメイン処理２とし
て復活させる。

第４図は第２図の副プロセッサ装置２２にて行われるテ
ストモニタプログラム処理を示すフローチャートである
。本図において、ステ、グａでは、操作端末２２２から
、オペレータによシテストモニタプログラムの開始指令
（コマンド）が入力されるのを待つ。ステップｂでは、
コマンド入力が　　　　　　１あると、主プロセッサ１
１のメイン処理を一旦停止させる。ステップＣでは、主
プロセッサ１１内のレジスタ１１３，１１４の内容を、
一旦副プロ。

セッサ装置２２内のメモリ２２４にセーブし、直前のプ
ログラム実行状態を保存する。ステップｄでは、副プロ
セッサ装置２２よシ、主プロセッサ１１に対しタスク起
動条件を入力し、レジスタ１１３．１１４に設定する。

タスクとは当該テストモニタのタスクである。ステップ
６で、そのタスクの実行を開始する。ステップｆで、こ
のタスクの実行終了を示す信号が主プロセッサ１１よシ
送出されるのを待ち、この終了通知がおると、ステップ
ｇで主プロセッサ１１の動作を停止させる。

ここにテストモニタが終了する（このとき副プロセッサ
装置２２は主プロセ、す１１内のレジスタ１１３．７リ
ツプ７０ツブ１１４を読み取ることによりテストモニタ
の終了結果を表示端末２２３に表示する）。ステップｈ
では、先にステップＣでセーブしていた内容をリカバー
して、レジスタ１１３．１１４に戻す。ここに主プロセ
ッサ１１は一般処理ルーチンを再開する（ステップｌ）
。

以後、次のコマンド入力を待つ。

第５因はテストモニタにおける主プロセッサと副プロセ
、す装置の処理の特徴を簡略に示すフローチャートであ
る。本図において、ステップａは第４図のステラ７’ａ
と等価であり、ステップｂは第４図のステ、プｄと等価
である。このステップｂのタスク決定に基づき、副プロ
セ、す装置２２は主プロセッサ１１を起動する（ステッ
プＣ）。

一方、ステップｄおよび６は、主デロセ、す１１内の動
作であり、決定されたタスク１〜ｎの１つを実行し、実
行を終＆たらステップｅでタスク終了通知を行う。この
ステップ・は第１図に示す本発明のシステム構成におい
て新たに必要となったものであシ、従来は不要であった
。副プロセ、す装置２２は、そのタスク終了通知を待っ
て（ステップｆ）、テストモニタの起動を終了させタス
ク終了処理をする（ステ、プｇ）。そして再び次のコマ
ンドを待つ。

第６図はマルチプロセッサシステムに本発明を適用した
場会の一例を示すブロック図であり、１台の副プロセッ
サ装置２２で多数の主プロセッサ１１　、１１’・・・
を共通に制御Ｓきることを示す。これはインタフェース
２１．２１’・・・が新たに設けられたことによるもの
でアシ、既述の如く本発明の利点の１つである。

さらに又、本発明では副プロセッサ装置２２の導入によ
シ、テストモニタプログラムのもとての被試験プログラ
ム（第４図のステップｄの“タスク“、第５図の“タス
ク１、タスク２〜タスクｎ＃に同じ）の実行が極めて効
率良く行える利点がもたらされる。以下、第７図〜第９
図を参照してこれを具体的に説明する。第７図は主プロ
セッサ１１に付帯するメインメモリ内のメモリマツプを
示す図、第８図は副プロセッサ装置２２内における主プ
ロセッサ制御のためのプログラムを示すフローチャート
、第９図は被試験状態に設定された主プロセッサ内の被
試験プログラムの動作ヲ示すフローチャートである。こ
の第７図〜第９図に示１′〜”　　　　　す具体例は、
第４図におけるステ２プｄおよび・とその近傍の動作に
相当する。従来のリアルタイムプログラムの試験方法と
しては被試験プログラムに予め試験用命令を組み込んだ
プログラムファイルを作成し、試験終了後肢命令を取シ
除いたプログラムファイルを改めて作成し直すという操
作を行なっていた。このためプログラムファイルの入れ
替えなどでシステムを停止しなければ試験状態と非試験
状態の切シ換えが行なえず、試験効率が悪いという欠点
があった。しかし本発明によれば、リアルタイムで処理
を行う被試験プログラムに試験用命令を挿入したり削除
する操作全外部に付加した副プロセッサ装置２２および
主プロセッサ１１とインタフェース２１ｔ−介して行う
から、リアルタイム性を損わない程度の短時間で試験モ
ードの設定および解除が可能である。すなわち主プロセ
、す１１の起動や停止、レジスタの読み書き等の操作を
主プロセッサ１１が処理実行中でちっても、予め副プロ
セッサ装置２２に設定しておくことにより、人間が操作
するよりもはるかに高１に、、、。４．ｔｌ　１゜１カ
８あえい。アあう。　　　ｊプログラムの試験用命令の
設定、解除ラリアルタイムで行う手段としては、主プロ
セッサ１１に専用モニタプログラムを設け、その制御を
副プロセ、す装置２２によって行うことにょシ実現でき
る＠第２図に示すシステムにおいて、操作端末２２２よ
シ、主プロセッサ１１で実行される被試験プログラム内
の第７図に示すＢ番地に試験命令を設定するようなコマ
ンドを入力する。そうすると、副プロセッサ装置２２に
よりて第８図に示すような制御フローに変換され、主プ
ロセッサ１１に対し、被試験プログラムへの試験命令を
設定するよう副プロセッサ装置２２がオペレータに代っ
て制御する。この結果、被試験プログラムは第９図に示
すような流れになる。具体例によれば、オペレータの主
プロセッサ１１に対するプログラム試験状態の設定また
は解除が、副プロセッサ装置２２によって代行されるた
め、極めて高速に行える。したがりて、主プロセッサ１
１で実行されるリアルタイム処理に対して実行中断の影
響を与えないという効果がある。なお第８図と同様なフ
ローにて試験命令の解除も可能である。なお、試験命令
とは、レジスタの内容などを副プロセッサ装置２２へ送
信する命令等をさす。又、第７図において、Ｂ番地には
ｘｌにジャンプする命令が書かれておシ、Ｘｌには今ま
ででＢ番地にあった命令を書き、Ｘ２には試験用命令、
Ｘ３には、Ｂ番地の次に復帰する番地がそれぞれ書かれ
ている。なお、Ｂ。

Ｘｉ、Ｘ２．Ｘ３は副プロセ、す装置２２で設定するア
ドレスである。なお、第９図の試験命令（Ｘｌ）はたと
えば、レジスタの内容を外部へ送出する命令である。な
お、Ｘｌ、Ｘ２に′一般命令を適用すればプログラムの
一時的変更（パッチ処理）にも応用可能である。

〔発明の効果〕

以上説明したように本発明によれば、システムダウンに
至るおそれがあるという従来の第１の問題点が解決され
、高速動作が可能であるから従来の第２の問題点が解決
される。さらに、主プロセッサが何台あっても共通制御
できる利益ももたら嘔れる。

【図面の簡単な説明】

第１図は本発明に係る方式を実施する場合のコンピュー
タシステム例を示すブロック図、第２図は第１図の主要
部の具体例を示す回路図、第３図は第２図のコンピュー
タシステムにおけるプログラムの走行状態を示す図、第
４図は第２図の副プロセ、す装置２２にて行われるテス
トモニタプログラム処理を示すフローチャート、第５図
はテストモニタにおける主プロセ、すと副プロセッサ装
置の処理の特徴を簡略に示すフローチャート、第６図は
マルチプロセッサシステムに本発明を適用した場合の一
例を示すブロック図、第７図は主プロセッサ１１に付帯
するメインメモリ内のメモリマツプを示す図、第８図は
副プロセッサ装置２２内における主プロセッサ制御のた
めのプログラムを示すフローチャート、第９図は被試験
状態に設定された主プロセッサ内の被試験プログラムの
動作を示すフローチャート、第１０図は従来のテストモ
ニタプログラムを実行する場合のコンピユー′１１：　
　　　　　　タシステム例を示すプロ、り図である。 １１・・・主プロセッサ、１２・・・被制御装置、２１
・・・インタフェース、２２・・・副プロセッサ装置、
２１１・・・コンソール操作擬似回路、２１２・・・コ
ンソール表示擬似回路、２２２・・・操作端末、２２３
・・・表示端末。

Claims (1)

1. 【特許請求の範囲】 １、主プロセッサに対し、外部のコンソール手段を介し
   、該主プロセッサのレジスタやフリップフロップの状態
   を表示または変更するための手段と、該主プロセッサを
   試験するためのテストモニタプログラムを備えたコンピ
   ュータシステムにおいて、 前記主プロセッサに接続するインタフェースと、該イン
   タフェースに接続する副プロセッサ装置とで前記コンソ
   ール手段を構成し、該インタフェースは、前記コンソー
   ル手段の操作に関する情報の授受に際しコンソール擬似
   機能を果し、前記副プロセッサ装置は、該テストモニタ
   プログラムに関する情報の授受に際し、該インタフェー
   スのコンソール擬似機能を制御することにより前記コン
   ピュータシステムに対し操作端末擬似機能を果すように
   したことを特徴とするテストモニタプログラムの操作方
   式。 ２、前記インタフェースは、少なくともコンソール操作
   擬似手段およびコンソール表示擬似手段を具備し、前記
   副プロセッサ装置は、少なくとも操作端末および表示端
   末を具備する特許請求の範囲第１項記載のテストモニタ
   プログラムの操作方式。