JPS63104148A - マイクロコンピユ−タ装置の開発装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータ応用機器のエミュレー
ション方式開発装置において、マイクロコンピュータ応
用機器のマイクロプロセッサを外部から、直接制御する
ことで、特に装置のノ・−ドウエア、ソフトウェア開発
に好適な装置に関するものである。

〔発明の概要〕

本発明は、マイクロプロセッサのプログラム収容メモリ
の代わりに、データ人、出力装置。

データ人、出力制御プログラムを収容したメモリ。

任意のプログラムを収容できるメモリを付加せしめるこ
とで、外部より被開発装置のマイクロプロセッサを制御
し、被開発装置のマイクロプロセッサの動作のもとに装
置のハードウェアデパック及びソフトウェアデパックが
出来ることを特徴とする。

〔従来の技術〕

マイクロコンピュータを使用した装置のハードウェアデ
パック、ソフトウェアデパックは従来被試験装置のマイ
クロプロセッサの代わりに、マイクロコンピユータ開発
装置を接続する方法で９行なわれている。第４図はその
方法を説明する図で同図面を参照して、以下に説明する
。

第５図は、被試験装置のマイクロコンピュータを示すブ
ロック図である。マイクロプロセッサ１は、プロセッサ
バス２を介して、データ収納メモリ３．装置制御用の任
意プログラム収納メモリ４゜装置操作部とのデータ入出
力部５．と接続されている。マイクロプロセッサ１は、
装置制御プログラム収納メモリ４に格納されている任意
プログラムＡ（ハードウェアであるメモリ等は数字、そ
のメモリに記憶されるプログラム自体はアルファベント
で表わす。）を実行することにより、装置の制御を行な
う。

第４図は、第５図に前記従来の方式による試験を実施し
た状態を示すブロック図である。すなわち、第５図のマ
イクロプロセッサ１の代わりに。

プロセッサインタフェース２１を付加し、プロセッサイ
ンタフェース２１は、開発装置プロセッサバス２２を通
して、開発装置制御プロセッサ２３．開発装置制御プロ
グラムＢが収納される収納メモリ２４゜任意プログラム
収納メモリ２５．入出力装置２６に接続されている。

ここで、装置制御用の任意プログラム収納メモリ４の任
意プログラムＡは、任意プログラム収納メモリ２５に収
納し、動作させることにより、開発装置プロセンサ２３
は前記装置制御プログラムが。

プロセッサバス２で実行されているかのように。

プロセッサインタフェース２１を制御し、前記任意プロ
グラムＡ及び、被試験装置のハードウェアのデバッグを
行う。

〔発明が解決しようとする問題点〕

前述の従来技術は、被試験マイクロコンピュータのマイ
クロプロセッサの代わりに開発装置を付加するために、
１６　〜　　　　　　　　　　　開発装置では、前記マ
イクロプロセッサと同等の機能及びタイミングを持たな
ければならないが、一部の機能が不足したり、クリティ
カルなタイミングの相違があるため、多少の制約が発生
するという欠点がある。本発明は、これらの欠点を解決
するため、被試験マイクロコンピュータのマイクロプロ
セッサを、実際に動作させて、デパックすることを目的
とする。

〔問題点を解決するための手段〕

前記目的を達成するためには、何らかの手段によって、
前記マイクロプロセッサを任意に制御できなければなら
ない。ここで、前記マイクロプロセッサは、制御プログ
ラム収納メモリの任意プログラムＡに従って、動作して
いる。従ってこのプログラム収納メモリを被試験マイク
ロコンピュータをデパックするための制御プログラムを
収納したメモリにすることで、前記マイクロプロセッサ
は、被試験マイクロコンピュータのデパック制御を行う
ことができる。ところが、実際にデパックを行う場合、
デパック制御を行う前記マイクロプロセッサは、デパッ
ク作業者とのインタフェースのために、外部入出力装置
とインタフェースできなければならない。そこで９本発
明では、被試験マイクロコンピュータをデパックする外
部入出力制御を持ったプログラムＣを収納したメモリと
外部入出力装置とのインタフェース装置より成る本発明
の開発装置を従来の任意プログラムＡ用のメモリ４に代
えて接続するようにしたものである。

〔作用〕

その結果、マイクロプロセッサは、外部入力（例えばキ
ーボード）からの指示によって、デパック処理を行い、
その結果を外部へ出力（例えばディスプレイ）できるよ
うになる。

従って、被試験マイクロコンピュータの制御プログラム
収納メモリの代りに本発明による開発装置を付加するこ
とで、被試験マイクロコンピュータのマイクロプロセッ
サによって、デパック処理が行えるため、デパック時に
おけるマイクロプロセッサの機能不足及び、タイミング
の相違が発生することがなく、ハードウェア及びソフト
ウェアのデパックが可能になる。

〔実施例〕

以下２本発明の実施例について２図面を参照して詳細に
説明する。

第５図は、前に説明したように、被試験マイクロコンビ
ーータの一般的構成を示すブロック図である。マイクロ
プロセッサ１は、プロセッサパス２を介して、データ収
納メモリ３．装置制御プログラム収納メモリ４．装置操
作部とのデータ入出力部５と接続されている。マイクロ
プロセッサ１は。

装置制御プログラム収納メモリ４に格納されているプロ
グラムを実行することにより、装置の制御を行なう。

第１図は第５図に示したマイクロコンピュータに本発明
を実施した一例を示すブロック図である。

第５図の装置制御プログラム収納メモリ４の代わりに、
外部データ入出力制御装置３１．外部データ入出力装置
制御プログラム収納メモリ３２．任意ののプログラム収
納メモリ４′を付加し、外部データ入出力制御装置３１
には、ケーブル討を介して、データ入出力装置３５と接
続されている。第２図は。

第１図における外部データ入出力制御プログラム収納メ
モリ３２に記憶されている外部データ入出力制御プログ
ラムＣのフローチャートを示す。このプログラムにより
、マイクロプロセッサ１は外部データ入出力制御装置３
１からのコマンドを入力し。

コマンドの解析及びコマンドの実行を行い、結果を外部
データ入出力制御装置３１へ出力する。なお。

コマンドの種類は、データ収納メモリ３内のデータ転送
、任意プログラム収納メモリ４′内のプログラム（装置
制御用の任意プログラムＡ）の実行。

編集、装置操作部とのデータ入出力部５へのデータの書
込み、読出しである。第３図は９通常の状態すなわち、
試験を行なっていない時（第５図）の被試験マイクロコ
ンピュータのアドレス割付けと２本発明の実施例による
被試験マイクロコンピュータのアドレス割付けとの相違
を示した図である。第３図において、装置操作レジスタ
の空間５１は９図示しない装置操作部と対応するデータ
入出力部５のアドレス空間を示す。

データ空間５２は、データ収納メモリ３のアドレス空間
を示す。装置制御プログラムの空間５３は、第５図にお
ける任意プログラムＡの収納メモリ４のアドレス空間を
示す。外部入出力制御プログラムＣの空間５４は、第１
図における外部データ入出力装置制御プログラム収納メ
モリ３２のアドレス空間を示し、そのプログラムＣの内
容は、前記第２図のフローチャートで示される。任意プ
ログラムＡの空間５５は、第１図における任意プログラ
ム収納メモリ４′のアドレス空間を示す。外部入出力制
御レジスタ５６は、第１図における外部データ入出力制
御装置３１のアドレス空間を示す。

以下第１図における本発明の実施例の動作について、説
明する。第１図において、マイクロプロセッサ１は、第
３図におけるプログラムスタート位置からプログラムを
実行するが、そのプログラムは、任意プログラムＡでは
なく外部入出力制御プログラムＣである。従って、マイ
クロプロセッサ１は、外部入出力制御プログラム収納メ
モリ３２のプログラム、すなわち、第２図に示すフロー
チャートによるプログラムを実行する。実際に、被試験
マイクロコンピュータのデパックを行う場合。

作業者は、データ入出力装置３５の入力部（例えばキー
ボード）に、マイクロプロセッサ１に実行させるべき、
コマンドを入力する。データ入出力装置３５は９作業者
からのコマンドを、ケーブル３４をを介して、外部デー
タ入出力制御装置３１へ出力する。マイクロプロセッサ
１は、データ入出力装置３５かものコマンドを外部デー
タ出力制御装置３１から、プロセッサパス２を介して入
力し、コマンドの実行を行い、その結果は、前記逆の手
順に従ってデータ入出力装置３５に送られる。データ入
出力装置３５は、前記結果を表示（例えばディスプレイ
）し２作業者へ通知する。

作業者は、データ転送コマンドによって、第１図におけ
るデータ収納メモリ３にデータ転送できるかを試験する
ことができ、装置操作部へのデータの書込み及び読出し
コマンドによって、装置操作部とのデータ入出力部５を
試験するといった・・−ドウエアデパックが行え、任意
プログラム収納メモリ４′に装置制御プログラムを収納
し、任意プログラムの実行９編集コマンドによって、ソ
フトウェアのデパックが行える。

以上により、被試験マイクロコンピュータのマイクロプ
ロセッサを動作させて、デパックを行うため、マイクロ
プロセッサの機能不足及びタイミングの相違なしにハー
ドウェア及び、ソフトウェアのデパックが実行でき、被
試験装置の信頼性が向上する。また１本実施例によれば
、僅かなハードウェアによって、開発装置が実現できる
ため。

信頼性の高い開発装置が小型、低コストになる。

〔発明の効果〕

本発明によれば、被試験マイクロコンピュータの、装置
制御プログラム収納メモリの代わりに。

前述開発装置を付加することで、被試験マイクロコンピ
ータのマイクロプロセッサを実際に動作させて、ハード
ウェア及び、ソフトウェアのデパックを行うため、容易
かつ信頼性の高い、デパックが実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は外部データ入出力制御プログラムのフローチャ
ート、第３図はマイクロコンピュータのアドレス配分説
明図、第４図は従来例のブロック図。 第５図は被試験マイクロコンピュータのブロック図。。 １：マイクロプロセッサ、２：プロセッサバス。 ３：データ収納メモ’、ｌ、４．４’：装置制御用任意
プログラム収納メモリ、５：装置操作部とのデータ入出
力部、３１：外部データ入出力制御装置、３２：外部デ
ータ入出力装置制御プログラム収納メモリ。 ３３：任意プログラム収納メモリ、３５：データ入出力
装置。 第１図 第５図

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータ応用機器のプログラムを収納した
   メモリの機能を代行して、該機器のハードウェア、ソフ
   トウェアのデバッグを行なうエミュレーション方式開発
   装置において、前記被試験マイクロコンピュータのプロ
   グラムを収納するメモリの代わりに、データ入出力の制
   御を被試験側のマイクロプロセッサで行なわせるための
   入出力制御プログラム及び前記被試験プログラムを収納
   したメモリを接続し、前記入出力制御プログラムにより
   被試験マイクロコンピュータの外部から直接前記マイク
   ロプロセッサを制御し、該マイクロプロセッサによって
   外部データの入出力を行なうことを特徴とするマイクロ
   コンピュータ装置の開発装置。