JPS6393049A - プログラム・デバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラム・デバッグ装置に関し、特に指
定エリアのプログラム実行によってメモリ。

レジスタに対して書込みを行った場合に、以降の実行に
よシその書込データに対する参照の有無についての情報
を生成しかつ実行制御を行うプログラム・デバッグ装置
に関するものである。

〔従来の技術〕

従来のプログラム・デバッグ装置を示すブロック図であ
シ、図において、１はターゲットマシーン、２はデバッ
グ装置本体で、３はターゲットマシーン１でのデータ処
理を行うターゲット演算処理装置、４は前記デバッグ装
置本体２内の演算処理装置、５はこの演算処理装置４に
バス接続された制御プログラムメモリ、６は同じく演算
処理装置４にバス接続され次、デソスプレイ、キーボー
ド等の端末装置であシ、前記ターゲット演算処理装置３
はデバッグ装置本体２の演算処理装置４に接続されてい
る。

次に動作について述べる。ターゲット演算処理装置３は
、ターゲットマシーンｌ上で動作する演算処理装置であ
る。ここで、ターゲット演算処理装置３の実行を、端末
装置６よ少入力したアドレスのデータをアクセスしたと
きに中断する場合について考える。端末装置６よ）メモ
リアクセスによる実行中断命令と共にアドレスデータを
入力すると、デバッグ装置本体部２の演算処理装置４は
そのアドレスデータを制御プログラムメモリ５中に記憶
しておく。続いて、実行開始コマンドを端末装置６よ少
入力すると、ターゲット演算処理装ｆ３は実行を開始す
る。演算処理装置４は、ターゲット演算処理装置３の実
行を監視・制御しており、ターゲット演算処理装置３が
先に記憶しているアドレスデータに対するアクセスを行
うと実行を中断させ、その時のターゲット演算処理装置
３の命令ポインタ、アクセス命令等の情報を端末装置６
に出力する。

〔発明が解決しよりとする問題点〕

従来のプログラムデバッグ装置は以上の様に構成されて
いるので、指定プログラムエリアの実行中に書込みアク
セスしたメモリ、レジスタに関する情報を記憶すること
ができず、従って上記書込み情報の参照に関するターゲ
ット演算処理装置１の制御もできないため、指定プログ
ラムエリアの実行によるメモリ、レジスタの書込みが、
他のプログラムエリアの実行に対してどのように影響す
るかのテストに多くの手作業が必要となシ、プログラム
効率を下げるという問題点があった。

この発明は上記のような問題点を解消するなめ罠なされ
たもので、指定プログラムエリアの実行によジターゲッ
ト演算処理装置が書込んだメモリアドレス、レジスタ番
号を記憶し、別途指定されたプログラムエリアの実行時
に、先に記憶しているメモリアドレス、レジスタ番号に
対する参照。

書込みのアクセス時に別途指定した制御情報に従つてア
クセス情報を生成し、実行制御を行りことのできるプロ
グラム・デバッグ装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るプログラム・デバッグ装置は、コマンド
入力によシ指定したプログラムエリアの実行中にアクセ
スを行ったメモリアドレス、レジスタを全て記憶するこ
とのできるアクセス情報メモリを設け、更に、上記記憶
を行うプログラムエリアの指定、及び実行制御を行う為
の制御情報を記憶する制御メモリを設け、演算処理装置
がこのアクセス情報メモリと制御メモリのデータをもと
にアクセス情報の生成と実行制御を行うようＫしたもの
である。

〔作　用〕

この発明におけるアクセス情報メモリは、ターゲット演
算処理装置のアドレス空間全域に対応する各１ビツトの
フラグとレジスタ対応のフラグを持ち、このメモリに対
して、コマンド入力によって指定されるプログラムエリ
アの実行中にアクセスされ次メモリ又はレジスタに対応
するフラグがセットされ、続いて、指定される制御情報
は制御メモリに格納され、実行中断の対象とするメモリ
。

レジスタの範囲、アクセスモード（書込み、９Ｆ込みと
読出し、読出し）等の情報として記憶され、上記アクセ
ス情報メモリ及び制御メモリにもとづいてアクセス情報
の生成及び実行制御をデバッグ装置本体の演算処理装置
によって行う。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１〜６は第２図に同一符号を付したものと
同−又は相当部分であるため説明は省略する。まな、７
は指定プログラムエリアの実行中に書込み動作が行われ
たメモリアドレス及びレジスタを記憶するアクセス情報
メモリ、８はアクセス情報の生成及び実行制御に必要な
制御情報を記憶する制御メモリであシ、これらアクセス
情報メモリ７、及び制御メモリ８はデバッグ装置本体１
の演算処理装置４にバス接続されている。

次に動作について説明する。ここでは次のようなプログ
ラムを例としてあげる。

アドレスＩ　　　　ＭＯＶ　　　ＡＸ、メモリアドレス
１アドレス１０　　　ＭＯＶ　　　ＡＸ　　、１０まず
、端末装置６よシ次のようなコマンドを入力する。

ＣＯＭＭＡＮＤ　１　　　アドレス１　、アドレス３こ
のコマンドによシ制御メモリ８内に書込情報セット開始
アドレスとしてアドレスｌを、又書込情報セット終了ア
ドレスとしてアドレス３を格納する０ その後、次のようなコマンド ＧＯアドレス３ の入力によシアドレス３の実行直前までターゲット演算
処理装置３を実行させる。この間、演算処理装置４はタ
ーゲット演算処理装置３の実行内容を監視しながら、メ
モリデータへの書込み及びレジスタへの書込みが一度で
もされた場合アクセス情報メ七り７に対して対応するフ
ラグを次のようにセットする。これらの７ラグエリアは
、全アドレス空間とレジスタに対して各１ビツトずつ割
シ当てられている。

アドレス　　０　１　２　３　４　５　６　７　８　９
１０１１１２１３１４１５レジスタ　ＡＸ　ＢＸ　ＣＸ
　ＤＸ　ＥＳ続いて、コマンド ＣＯＭＭＡＮＤ　２　　　　アドレス３　、アドレス６
、Ｒの入力によシ、制御メモリ８に対して、書込み検出
実行開始アドレスとしてアドレス３．＠込み検出終了実
行アドレスとしてアドレス６、実行中断モードをＲ（読
出し時のみ）として制御情報を書き込む。

次にコマンド Ｇｏ　　　　アドレス６ の入力によシ、アドレス６の実行直前までターゲット演
算処理装置３を実行させる。この間演算処理装置４は、
ターゲット演算処理装置３の実行内容を監視しながら次
の処理を行う。即ち、まず現在実行しているプログラム
アドレスが書込検出開始アドレスに等しいならば、更に
命令を解析し、参照データ（読出しデータ）が存在する
ならば対応するアクセス情報メモリ７よシメモリ又はレ
ジスタのフラグを参照し　＠１１１がセットされている
場合にはその時点でターゲット演算処理装置３の実行を
中断させ、中断の原因となったレジスタ又はメモリのア
ドレス及び内容を表示する。又もし、書込み動作の場合
で、書込まれるレジスタ又はメモリのアドレスに対応す
るアクセス情報メモリ７の７ラグが１１１の場合は、そ
のレジスタ又はメモリのアドレスは初期化される為フラ
グを”ｏｌとする。前述したプログラム例では、この動
作をアドレス３からアドレス６までの間行うことになる
がアドレス４においてメモリアドレス２を参照する為 ＣＯＭＭＬ人Ｄ２　　ＢＲＥＡＫアドレス４．アドレス
２：Ｆ］四扉ｉという表示を行って中断する。またアド
レス５では、ＡＸに対応するアクセス情報メモリ７のフ
ラグは”Ｉ″であるが、上で述べた様に、書込みが再度
行われるので７ラグを１０１とし実行中断の対象としな
い。

また、次のコマンド ＣＯＭＭＡＮＤ　３ の入力によシ、上記アクセス情報メモリ７及び制御メモ
リ８の内容をクリアし、続く実行ではアクセス情報及び
実行制御は行わない。

尚上記実施例では、ＣＯＭＭＡＮＤ　１の開始アドレス
と終了アドレスは１組であるが、この他に複数の組を指
定可能とし、不連続プログラムエリアの書込情報セット
を可能としてもよく、又ＣＯＭＭＡＮＤ　２として検出
実行開始アドレスと終了アドレスを指定しているが、更
にアクセス情報メモリ８へのフラグセットの対象となる
メモリアドレス範囲、レジスタの指定を可能としてもよ
い。また、ＣＯ］ＶＭＡＮＤ２のＲモード以外に、書込
み（Ｗ）モード、書込み及び読出しくＲ／Ｗ）モードで
アクセス情報メモリ７へのデータセットを行うようにし
てもよく、更にアクセス情報メモリの内容を端末装置に
表示することによシ、指定エリアの実行によシメモリ書
込み、レジスタ書込みを行った部分を確認できるように
してもよい。

〔発明の効果〕

以上のように、この発明によれば、コマンド入力によシ
指定プログラムエリアの実行中に書込みを行ったメモリ
又はレジスタの書込み情報を記憶し、更にコマンド入力
による指定エリアの実行中に事前に記憶した書込み情報
とコマンド入力による制御情報にもとづいて、アクセス
情報を生成し実行制御を行えるように構成したので、あ
るプログラムエリアの実行によるデータの影響が簡単に
検出でき、当該プログラムエリアの処理の不合理なデー
タアク七スも容易に判別できるため、効率的なプログラ
ム・デバッグが可能となる効果がある０

【図面の簡単な説明】

第１図は、この発明の一実施例によるプログラム・デバ
ッグ装置の構成図、第２図は従来のプログラム・デバッ
グ装置の構成図である。 ｌはターゲットマシーン、２はデバッグ装置本体、３は
ターゲット演算処理装置、４は演算処理装置、５は制御
プログラムメモリ、６は端末装置、７はアクセス制御メ
モリ、８は制御メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。 ６：堝末醤萱 ６、痛オ装キ

Claims (1)

【特許請求の範囲】
1. データ処理装置に必要な演算処理装置と、ターゲットマ
   シーンでのデータ処理を行うターゲット演算処理装置と
   、前記演算処理装置に必要なプログラム及びデータを格
   納する制御プログラムメモリと、コマンドの入力及び結
   果の出力を行う端末装置を備えたプログラム・デバッグ
   装置において、指定プログラムエリアの実行中にアクセ
   スされたメモリアドレス及びレジスタを記憶するアクセ
   ス情報メモリと、アクセス情報の生成及び実行制御に必
   要な制御情報を記憶する制御メモリとを設け、前記端末
   装置へのコマンド入力により指定したプログラムエリア
   の実行中に、前記ターゲットマシーンに対応するメモリ
   又はレジスタに対して前記ターゲット演算処理装置がア
   クセスしたことを前記アクセス情報メモリに記憶し、そ
   れ以降当該メモリ又はレジスタに対してアクセスがあつ
   た場合、前記演算処理装置は、コマンド入力によつて前
   記制御メモリに事前に設定されている情報に基づいてア
   クセス情報を生成するとともに、実行制御を行うことを
   特徴とするプログラム・デバッグ装置。