JPH01121950A - トレース機能付マイクロプロセッサ - Google Patents
トレース機能付マイクロプロセッサInfo
- Publication number
- JPH01121950A JPH01121950A JP62280718A JP28071887A JPH01121950A JP H01121950 A JPH01121950 A JP H01121950A JP 62280718 A JP62280718 A JP 62280718A JP 28071887 A JP28071887 A JP 28071887A JP H01121950 A JPH01121950 A JP H01121950A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- trace
- unit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 2
- 239000000700 radioactive tracer Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサに関し、特にマイクロプロ
グラムを内蔵しているマイクロプロセッサに関する。
グラムを内蔵しているマイクロプロセッサに関する。
従来、この種のマイクロプロセッサは、例えば第３図に
示すように、バス制御ユニット１と、メインプログラム
をバス制御ユニット１を介して読取ってマイクロプログ
ラムの実行アドレスを生成するマイクロプログラムカウ
ンタ制御ユニット２と、マイクロプログラムを記憶して
いるマイクロプログラムＲＯＭ３と、マイクロプログラ
ムカウンタ制御ユニット２で生成された実行アドレスに
より読出された、マイクロプログラムＲＯＭ３からの命
令を実行し、バス制御ユニットｌを介して外部メモリ、
入出力装置をアクセスする実行ユニット４とで構成され
ている。
示すように、バス制御ユニット１と、メインプログラム
をバス制御ユニット１を介して読取ってマイクロプログ
ラムの実行アドレスを生成するマイクロプログラムカウ
ンタ制御ユニット２と、マイクロプログラムを記憶して
いるマイクロプログラムＲＯＭ３と、マイクロプログラ
ムカウンタ制御ユニット２で生成された実行アドレスに
より読出された、マイクロプログラムＲＯＭ３からの命
令を実行し、バス制御ユニットｌを介して外部メモリ、
入出力装置をアクセスする実行ユニット４とで構成され
ている。
マイクロプログラムカウンタ制御ユニット２はメインプ
ログラムを読取ると、その命令をデコードしてマイクロ
プログラムアドレスを生成しマイクロプログラムＲＯＭ
３より実行命令を読出して実行ユニット４に転送し、実
行ユニット４により命令が実行される。つづいて、読取
られた命令が情報トレースを指示するものであれば実行
ユニット４の、不図示の内部レジスタ等の情報を指定さ
れた外部メモリへ格納することにより、マイクロプロセ
ッサのトレースを行なっていた。
ログラムを読取ると、その命令をデコードしてマイクロ
プログラムアドレスを生成しマイクロプログラムＲＯＭ
３より実行命令を読出して実行ユニット４に転送し、実
行ユニット４により命令が実行される。つづいて、読取
られた命令が情報トレースを指示するものであれば実行
ユニット４の、不図示の内部レジスタ等の情報を指定さ
れた外部メモリへ格納することにより、マイクロプロセ
ッサのトレースを行なっていた。
上述した従来のマイクロプロセッサは、ソフトウェアの
バグやハードウェアの故障などで実行結果の不一致が発
生した場合にその原因追求をするために、マイクロプロ
グラムの１命令実行後にマイクロプロセッサ内の情報を
トレースするようになっているので、マイクロプログラ
ムｌ命令でメインプログラムが数百ステップも実行され
る場合、原因追求が非常に困難になるという欠点がある
。
バグやハードウェアの故障などで実行結果の不一致が発
生した場合にその原因追求をするために、マイクロプロ
グラムの１命令実行後にマイクロプロセッサ内の情報を
トレースするようになっているので、マイクロプログラ
ムｌ命令でメインプログラムが数百ステップも実行され
る場合、原因追求が非常に困難になるという欠点がある
。
本発明のトレース機能付マイクロプロセッサは、
マイクロプログラムを記憶しているマイクロプログラム
記憶部と、 バス制御ユニットと、 メインプログラムをバス制御ユニットを介して読取り、
また、割込信号を受けて、マイクロプログラムの実行ア
ドレスを生成するマイクロプログラムカウンタ制御ユニ
ットと、 トレースマイクロプログラムアドレスレジスタと、ダン
プメモリレジスタと、マイクロプログラムカウンタ制御
ユニットが生成した実行アドレスとトレースマイクロプ
ログラムアドレスレジスタが記憶しているアドレスとが
一致したとき、情報トレースを指示する割込信号をマイ
クロプログラムカウンタ制御ユニットに出力する比較回
路とで構成されるトレースユニットと、 マイクロプログラムカウンタ制御ユニットが生成した実
行アドレスによりマイクロプログラム記憶部から読出さ
れた命令を受けて該命令を実行し、該命令が、メインプ
ログラムによって指定された、トレースが必要なマイク
ロプログラムのアドレスの格納命令であれば該アドレス
を前記トレースマイクロプログラムアドレスレジスタに
格納し、また、トレースする情報を格納するメモリの指
定アドレスの格納命令であれば該アドレスを前記ダンプ
メモリレジスタに格納し、さらに、情報トレースを指示
する命令であれば前記ダンプメモリレジスタが記憶して
いるメモリのアドレスにバス制御ユニットを介して、マ
イクロプロセッサの情報を格納する実行ユニットとを有
している。
記憶部と、 バス制御ユニットと、 メインプログラムをバス制御ユニットを介して読取り、
また、割込信号を受けて、マイクロプログラムの実行ア
ドレスを生成するマイクロプログラムカウンタ制御ユニ
ットと、 トレースマイクロプログラムアドレスレジスタと、ダン
プメモリレジスタと、マイクロプログラムカウンタ制御
ユニットが生成した実行アドレスとトレースマイクロプ
ログラムアドレスレジスタが記憶しているアドレスとが
一致したとき、情報トレースを指示する割込信号をマイ
クロプログラムカウンタ制御ユニットに出力する比較回
路とで構成されるトレースユニットと、 マイクロプログラムカウンタ制御ユニットが生成した実
行アドレスによりマイクロプログラム記憶部から読出さ
れた命令を受けて該命令を実行し、該命令が、メインプ
ログラムによって指定された、トレースが必要なマイク
ロプログラムのアドレスの格納命令であれば該アドレス
を前記トレースマイクロプログラムアドレスレジスタに
格納し、また、トレースする情報を格納するメモリの指
定アドレスの格納命令であれば該アドレスを前記ダンプ
メモリレジスタに格納し、さらに、情報トレースを指示
する命令であれば前記ダンプメモリレジスタが記憶して
いるメモリのアドレスにバス制御ユニットを介して、マ
イクロプロセッサの情報を格納する実行ユニットとを有
している。
メインプログラムによってトレースを必要とするマイク
ロプログラムのアドレスをトレースユニットに格納でき
るため、命令実行中でも実行結果等マイクロプロセッサ
内の情報をトレースすることができる。
ロプログラムのアドレスをトレースユニットに格納でき
るため、命令実行中でも実行結果等マイクロプロセッサ
内の情報をトレースすることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のトレース機能付マイクロプロセッサの
一実施例を示すブロック図、第２図はトレースユニット
５の構成を示すブロック図である。
一実施例を示すブロック図、第２図はトレースユニット
５の構成を示すブロック図である。
このトレース機能付ヤイクロプロセッサは、バス制御ユ
ニット１と、マイクロプログラムカウンタ制御ユニット
２と、マイクロプログラムＲＯＭ３と、実行ユニツ）ｌ
：、）レースユニット５とで構成されている。マイクロ
プログラムカウンタ制御ユニット２は、メインプログラ
ムをバス制御ユニット１を介して読取り、また、トレー
スユニット５かもの情報トレースを指示する割込信号を
受けて、マイクロプログラムの実行アドレスを生成する
。マイクロプログラムＲＯＭ３はマイクロプログラムの
記憶部であり、マイクロプログラムカウンタ制御ユニッ
ト２からのアドレスにより命令が順次読出される。実行
ユニット４は、マイクロプログラムカウンタ制御ユニッ
ト２が生成した実行アドレスによりマイクロプログラム
ＲＯＭ３から読出された命令を受けて実行し、その命令
が、メインプログラムによって指定された。トレースが
必要なマイクロプログラムのアドレスの格納命令かまた
は、トレースする情報を格納するメモリを指定するアド
レスの格納命令であれば該アドレスをトレースユニット
５に転送し、また、情報トレースを指示する命令であれ
ばトレースユニット５が記憶している、トレースする情
報を格納するメモリのアドレスを抽出して、そのメモリ
へバス制御二二ツ）ｌを介して、マイクロプロセッサの
情報を格納する。トレースユニット５は、第２図に示す
ように、トレースマイクロプログラムアドレスレジスタ
５１と、ダンプメモリレジスタ５２と、比較回路５３と
で構成されている。トレースマイクロプログラムアドレ
スレジスタ５１は実行ユニット４から転送された、トレ
ースが必要なマイクロプロ、ダラムのアドレスを記憶す
る。ダンプメモリレジスタ５２は実行ユニット４から転
送された、トレースする情報を格納するメモリを指定す
るアドレスを記憶する。比較回路５３はマイクロプログ
ラムカウンタ制御ユニット２が生成したアドレスとトレ
ースマイクロプログラムアドレスレジスタ５１が記憶し
ているアドレスとが一致したとき、情報トレースを指示
する割込信号をマイクロプログラムカウンタ制御ユニッ
ト２へ出力する。
ニット１と、マイクロプログラムカウンタ制御ユニット
２と、マイクロプログラムＲＯＭ３と、実行ユニツ）ｌ
：、）レースユニット５とで構成されている。マイクロ
プログラムカウンタ制御ユニット２は、メインプログラ
ムをバス制御ユニット１を介して読取り、また、トレー
スユニット５かもの情報トレースを指示する割込信号を
受けて、マイクロプログラムの実行アドレスを生成する
。マイクロプログラムＲＯＭ３はマイクロプログラムの
記憶部であり、マイクロプログラムカウンタ制御ユニッ
ト２からのアドレスにより命令が順次読出される。実行
ユニット４は、マイクロプログラムカウンタ制御ユニッ
ト２が生成した実行アドレスによりマイクロプログラム
ＲＯＭ３から読出された命令を受けて実行し、その命令
が、メインプログラムによって指定された。トレースが
必要なマイクロプログラムのアドレスの格納命令かまた
は、トレースする情報を格納するメモリを指定するアド
レスの格納命令であれば該アドレスをトレースユニット
５に転送し、また、情報トレースを指示する命令であれ
ばトレースユニット５が記憶している、トレースする情
報を格納するメモリのアドレスを抽出して、そのメモリ
へバス制御二二ツ）ｌを介して、マイクロプロセッサの
情報を格納する。トレースユニット５は、第２図に示す
ように、トレースマイクロプログラムアドレスレジスタ
５１と、ダンプメモリレジスタ５２と、比較回路５３と
で構成されている。トレースマイクロプログラムアドレ
スレジスタ５１は実行ユニット４から転送された、トレ
ースが必要なマイクロプロ、ダラムのアドレスを記憶す
る。ダンプメモリレジスタ５２は実行ユニット４から転
送された、トレースする情報を格納するメモリを指定す
るアドレスを記憶する。比較回路５３はマイクロプログ
ラムカウンタ制御ユニット２が生成したアドレスとトレ
ースマイクロプログラムアドレスレジスタ５１が記憶し
ているアドレスとが一致したとき、情報トレースを指示
する割込信号をマイクロプログラムカウンタ制御ユニッ
ト２へ出力する。
次に、本実施例の動作について説明する。
まず、メインプログラムにより、トレースが必要なマイ
クロプログラムのアドレスとトレースする情報を格納す
るメモリのアドレスが指定され。
クロプログラムのアドレスとトレースする情報を格納す
るメモリのアドレスが指定され。
実行ユニット４によって、トレースユニット５の、トレ
ースマイクロプログラムアドレスレジスタ５１とダンプ
メモリレジスタ５２にそれぞれ格納される。その後、メ
インプログラムは、順次、バス制御ユニットｌを介して
読取られており、同時にマイクロプログラムカウンタ制
御ユニット２で生成されたマイクロプログラムの実行ア
ドレスとトレースマイクロプログラムアドレスレジスタ
５１が記憶しているアドレスとの比較がトレースユニッ
ト５の比較回路５３によって行なわれている。この比較
により双方のアドレスが一致したとき、比較回路５３が
トレースを指示する割込信号をマイクロプログラムカウ
ンタ制御ユニット２に出力して、−旦メインプログラム
の読取りを止めて、マイクロプログラムカウンタ制御ユ
ニット２によりマイクロプログラムＲＯＭ３からトレー
スを指示する命令が実行ユニット４に送られて必要な情
報のトレースが行なわれる。この時、実行ユニット４は
トレースユニット５のダンプメモリレジスタ５２が記憶
しているアドレスデータを抽出して該当するメモリのア
ドレスに順次情報を格納していく、その後、必要な情報
のトレースが終了すると、トレースユニット５からの割
込信号が解除され、メインプログラムの実行が再開され
る。
ースマイクロプログラムアドレスレジスタ５１とダンプ
メモリレジスタ５２にそれぞれ格納される。その後、メ
インプログラムは、順次、バス制御ユニットｌを介して
読取られており、同時にマイクロプログラムカウンタ制
御ユニット２で生成されたマイクロプログラムの実行ア
ドレスとトレースマイクロプログラムアドレスレジスタ
５１が記憶しているアドレスとの比較がトレースユニッ
ト５の比較回路５３によって行なわれている。この比較
により双方のアドレスが一致したとき、比較回路５３が
トレースを指示する割込信号をマイクロプログラムカウ
ンタ制御ユニット２に出力して、−旦メインプログラム
の読取りを止めて、マイクロプログラムカウンタ制御ユ
ニット２によりマイクロプログラムＲＯＭ３からトレー
スを指示する命令が実行ユニット４に送られて必要な情
報のトレースが行なわれる。この時、実行ユニット４は
トレースユニット５のダンプメモリレジスタ５２が記憶
しているアドレスデータを抽出して該当するメモリのア
ドレスに順次情報を格納していく、その後、必要な情報
のトレースが終了すると、トレースユニット５からの割
込信号が解除され、メインプログラムの実行が再開され
る。
以上説明したように本発明は、マイクロプロセッサにト
レースユニットを設け、トレースが必要なマイクロプロ
グラムのアドレスを記憶して、そのアドレスと実行中の
マイクロプログラムのアドレスとが一致したとき情報の
トレースを行なうことにより、マイクロプログラム１命
令で数百ステップを実行する場合においてもソフトウェ
アのバグやハードウェアの故障等の原因を早期に発見で
きるという効果がある。
レースユニットを設け、トレースが必要なマイクロプロ
グラムのアドレスを記憶して、そのアドレスと実行中の
マイクロプログラムのアドレスとが一致したとき情報の
トレースを行なうことにより、マイクロプログラム１命
令で数百ステップを実行する場合においてもソフトウェ
アのバグやハードウェアの故障等の原因を早期に発見で
きるという効果がある。
第１図は本発明のトレース機簡付マイクロプロセッサの
一実施例を示すブロック図、第２図はトレースユニット
５の構成を示すブロック図、第３図は従来例を示すブロ
ック図である。 １・・・バス制御ユニット、 ２・・・マイクロプログラムカウンタ制御ユニット、 ３・・・マイクロプログラムＲＯＭ、 ４・・・実行ユニット、 ５・・・トレースユニット、 ５１・・・トレースマイクロプログラムアドレスレジス
タ、 ５２・・・ダンプメモリレジスタ、 ５３・・・比較回路。 特許出願人 日本電気エンジニアリング株式会社イ
七 理 人 弁理士 内 原 晋第１図 実行ユニット４ 笑行ユニット４ 第２図
一実施例を示すブロック図、第２図はトレースユニット
５の構成を示すブロック図、第３図は従来例を示すブロ
ック図である。 １・・・バス制御ユニット、 ２・・・マイクロプログラムカウンタ制御ユニット、 ３・・・マイクロプログラムＲＯＭ、 ４・・・実行ユニット、 ５・・・トレースユニット、 ５１・・・トレースマイクロプログラムアドレスレジス
タ、 ５２・・・ダンプメモリレジスタ、 ５３・・・比較回路。 特許出願人 日本電気エンジニアリング株式会社イ
七 理 人 弁理士 内 原 晋第１図 実行ユニット４ 笑行ユニット４ 第２図
Claims (1)
- 【特許請求の範囲】 マイクロプログラムを内蔵し、トレース機能を有するト
レース機能付マイクロプロセッサであって、 マイクロプログラムを記憶しているマイクロプログラム
記憶部と、 バス制御ユニットと、 メインプログラムをバス制御ユニットを介して読取って
、また、割込信号を受けて、マイクロプログラムの実行
アドレスを生成するマイクロプログラムカウンタ制御ユ
ニットと、トレースマイクロプログラムアドレスレジス
タと、ダンプメモリレジスタと、マイクロプログラムカ
ウンタ制御ユニットが生成した実行アドレスとトレース
マイクロプログラムアドレスレジスタが記憶しているア
ドレスとが一致したとき、情報トレースを指示する割込
信号をマイクロプログラムカウンタ制御ユニットに出力
する比較回路とで構成されるトレースユニットと、 マイクロプログラムカウンタ制御ユニットが生成した実
行アドレスによりマイクロプログラム記憶部から読出さ
れた命令を受けて該命令を実行し、該命令が、メインプ
ログラムによって指定された、トレースが必要なマイク
ロプログラムのアドレスの格納命令であれば該アドレス
を前記トレースマイクロプログラムアドレスレジスタに
格納し、また、トレースする情報を格納するメモリの指
定アドレスの格納命令であれば該アドレスを前記ダンプ
メモリレジスタに格納し、さらに、情報トレースを指示
する命令であれば前記ダンプメモリレジスタが記憶して
いるメモリのアドレスにバス制御ユニットを介して、マ
イクロプロセッサの情報を格納する実行ユニットとを有
するトレース機能付マイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280718A JPH01121950A (ja) | 1987-11-05 | 1987-11-05 | トレース機能付マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280718A JPH01121950A (ja) | 1987-11-05 | 1987-11-05 | トレース機能付マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01121950A true JPH01121950A (ja) | 1989-05-15 |
Family
ID=17628981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62280718A Pending JPH01121950A (ja) | 1987-11-05 | 1987-11-05 | トレース機能付マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01121950A (ja) |
-
1987
- 1987-11-05 JP JP62280718A patent/JPH01121950A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPH0652013A (ja) | トレース回路 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH0423051A (ja) | マイクロプロセッサ | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS6248865B2 (ja) | ||
| JPS62241041A (ja) | 情報処理装置 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPS6288040A (ja) | マイクロプログラム制御装置 | |
| JPH05158729A (ja) | トレース回路 | |
| JPS60132249A (ja) | デ−タ処理装置 | |
| JPS62121556A (ja) | トレ−スメモリ内蔵情報処理装置 | |
| JPH02109146A (ja) | プログラムデバツグ装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPS59208659A (ja) | プログラム・デバツグ装置 | |
| JPH02105945A (ja) | トリガ出力付マイクロコンピユータ | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS6393049A (ja) | プログラム・デバツグ装置 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPS59211149A (ja) | コンペアストツプ方式 | |
| JPH05108550A (ja) | 中央処理装置 |