JPS62121556A - トレ−スメモリ内蔵情報処理装置 - Google Patents
トレ−スメモリ内蔵情報処理装置Info
- Publication number
- JPS62121556A JPS62121556A JP60262829A JP26282985A JPS62121556A JP S62121556 A JPS62121556 A JP S62121556A JP 60262829 A JP60262829 A JP 60262829A JP 26282985 A JP26282985 A JP 26282985A JP S62121556 A JPS62121556 A JP S62121556A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- memory
- condition
- data
- outputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の内部状態を順次採集、蓄積す
るトレースメモリを内蔵した情報処理装置に関する。
るトレースメモリを内蔵した情報処理装置に関する。
従来、この種の情報処理装置においては、内部情報をト
レースするトレース条件としては１種類のもの（たとえ
ば毎クロック）とか複数のトレース条件をあらかじめ選
択指定（たとえば、毎タロツクと一定時間毎）できるよ
うになっていた。
レースするトレース条件としては１種類のもの（たとえ
ば毎クロック）とか複数のトレース条件をあらかじめ選
択指定（たとえば、毎タロツクと一定時間毎）できるよ
うになっていた。
ところが、情報処理装置の内部情報をトレースしたいと
いう要求には、種々のものがあり、その条件はますます
複雑になってきている。さらに、トレース条件の設定が
、従来のように、あらかじめ設定する方式だと、装置の
内部状態の変化に伴ったダイナミックなトレースができ
ず、トレースの利用が限定されるという欠点がある。
いう要求には、種々のものがあり、その条件はますます
複雑になってきている。さらに、トレース条件の設定が
、従来のように、あらかじめ設定する方式だと、装置の
内部状態の変化に伴ったダイナミックなトレースができ
ず、トレースの利用が限定されるという欠点がある。
本発明のトレースメモリ内蔵情報処理装置は、トレース
する条件を複数個保持するトレース条件メモリと、これ
ら複数個のトレース条件の１つを選択するためのアドレ
スレジスタと、トレース条件メモリの出力が、装置から
出力されるトレース条件情報と一致したとき、トレース
メモリに対しトレース指示を出力するトレース指示回路
とを備えたことを特徴とする。
する条件を複数個保持するトレース条件メモリと、これ
ら複数個のトレース条件の１つを選択するためのアドレ
スレジスタと、トレース条件メモリの出力が、装置から
出力されるトレース条件情報と一致したとき、トレース
メモリに対しトレース指示を出力するトレース指示回路
とを備えたことを特徴とする。
このように、装置内のデータのトレース条件を複数個用
意し、それを装置の動作条件に従い、ダイナミックに指
示できるようにすることにより、非常に幅の広い、利用
価値の高いトレースデータが得られる。
意し、それを装置の動作条件に従い、ダイナミックに指
示できるようにすることにより、非常に幅の広い、利用
価値の高いトレースデータが得られる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のトレースメモリ内蔵情報処理装置の一
実施例の要部を示すブロック図である。
実施例の要部を示すブロック図である。
トレース対象装置ｌはトレース対象データ、トレース条
件データをそれぞれ対象データ出力部１−１．トレース
条件データ出力部１−２から出力する。トレース条件メ
モリ３には複数個のトレース条件が保持される。書込み
制御回路６はトレース対象装置ｌの指示にもとづいてト
レース条件メモリ３への書込みを制御する回路で、書込
みデータ、アドレスおよび書込み指示を与える。アドレ
スレジスタ４はトレース対象装置１の指示によりトレー
ス条件メモリ３に保持されているトレース条件の１つを
選択する。トレース指示回路５はトレース条件メモリ３
から出力されたトレース条件とトレース対象装置１のト
レース条件データ出力部１−２から出力されたトレース
条件データと比較シ、−ｉしたとき、トレースメモリ２
へ書込み信号を出力する。
件データをそれぞれ対象データ出力部１−１．トレース
条件データ出力部１−２から出力する。トレース条件メ
モリ３には複数個のトレース条件が保持される。書込み
制御回路６はトレース対象装置ｌの指示にもとづいてト
レース条件メモリ３への書込みを制御する回路で、書込
みデータ、アドレスおよび書込み指示を与える。アドレ
スレジスタ４はトレース対象装置１の指示によりトレー
ス条件メモリ３に保持されているトレース条件の１つを
選択する。トレース指示回路５はトレース条件メモリ３
から出力されたトレース条件とトレース対象装置１のト
レース条件データ出力部１−２から出力されたトレース
条件データと比較シ、−ｉしたとき、トレースメモリ２
へ書込み信号を出力する。
装置が動作しているとき、アドレスレジスタ４で指示さ
れたトレース条件メモリ３の内容とトレース条件データ
出力部１−２から出力されたトレース条件データがトレ
ース指示回路５で比較され、一致するとトレースメモリ
２への書込み信号が出力され、そのときトレース対象デ
ータ出力部１−１から出力されているデータがトレース
メモリ２へ書込まれ、データのトレースが行なわれる。
れたトレース条件メモリ３の内容とトレース条件データ
出力部１−２から出力されたトレース条件データがトレ
ース指示回路５で比較され、一致するとトレースメモリ
２への書込み信号が出力され、そのときトレース対象デ
ータ出力部１−１から出力されているデータがトレース
メモリ２へ書込まれ、データのトレースが行なわれる。
なお、トレース条件メモリ３のアドレスレジスタ４は、
装置１の動作中にダイナミックに書換えられ、さらにト
レース条件メモリ３の内容の変更もダイナミンクに変更
可能である。
装置１の動作中にダイナミックに書換えられ、さらにト
レース条件メモリ３の内容の変更もダイナミンクに変更
可能である。
以と説明したように、本発明は、装置内のデータのトレ
ース条件を複数個用意し、それを装置の動作条件に従い
、ダイナミックに指示できるようにすることにより、非
常に幅の広い、利用価値の高いトレースデータがえ得ら
れるという効果がある。
ース条件を複数個用意し、それを装置の動作条件に従い
、ダイナミックに指示できるようにすることにより、非
常に幅の広い、利用価値の高いトレースデータがえ得ら
れるという効果がある。
第１図は本発明のトレースメモリ内蔵情報処理装置の一
実施例の要部を示すブロック図である。 １・・・・・・トレース対象装置。 １−１・・・トレース対象データ出力部書１−２・・・
トレース条件データ出力部。 ２・・・・・・トレースメモリ。 ３・・・・・・トレース条件メモリ。 ４・・・・・・トレース条件メモリ３のアドレスレジス
タ。 ５・・・・・・トレース指示回路。 ６・・・・・・トレース条件メモリ３の書込み制御回路
。 特許出願人 日本電気株式会社７−１ 、・パ
実施例の要部を示すブロック図である。 １・・・・・・トレース対象装置。 １−１・・・トレース対象データ出力部書１−２・・・
トレース条件データ出力部。 ２・・・・・・トレースメモリ。 ３・・・・・・トレース条件メモリ。 ４・・・・・・トレース条件メモリ３のアドレスレジス
タ。 ５・・・・・・トレース指示回路。 ６・・・・・・トレース条件メモリ３の書込み制御回路
。 特許出願人 日本電気株式会社７−１ 、・パ
Claims (1)
- 【特許請求の範囲】 装置内部状態を順次、蓄積するトレースメモリを内蔵し
た情報処理装置において、 トレースする条件を複数個保持するトレース条件メモリ
と、これら複数個のトレース条件の１つを選択するため
のアドレスレジスタと、前記トレース条件メモリの出力
が装置から出力されるトレース条件情報と一致したとき
、トレースメモリに対しトレース指示を出力するトレー
ス指示回路とを備えたことを特徴とするトレースメモリ
内蔵情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262829A JPS62121556A (ja) | 1985-11-21 | 1985-11-21 | トレ−スメモリ内蔵情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262829A JPS62121556A (ja) | 1985-11-21 | 1985-11-21 | トレ−スメモリ内蔵情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62121556A true JPS62121556A (ja) | 1987-06-02 |
Family
ID=17381192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60262829A Pending JPS62121556A (ja) | 1985-11-21 | 1985-11-21 | トレ−スメモリ内蔵情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62121556A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301616A (ja) * | 2004-04-09 | 2005-10-27 | Ricoh Co Ltd | デバッグシステム |
| WO2009099045A1 (ja) * | 2008-02-04 | 2009-08-13 | Nec Corporation | トレース・障害観測システム、トレース・障害観測方法及びトレース・障害観測プログラム |
-
1985
- 1985-11-21 JP JP60262829A patent/JPS62121556A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301616A (ja) * | 2004-04-09 | 2005-10-27 | Ricoh Co Ltd | デバッグシステム |
| WO2009099045A1 (ja) * | 2008-02-04 | 2009-08-13 | Nec Corporation | トレース・障害観測システム、トレース・障害観測方法及びトレース・障害観測プログラム |
| JP5505781B2 (ja) * | 2008-02-04 | 2014-05-28 | 日本電気株式会社 | トレース・障害観測システム、トレース・障害観測方法及びトレース・障害観測プログラム |
| US8799753B2 (en) | 2008-02-04 | 2014-08-05 | Nec Corporation | Trace/failure observation system, trace/failure observation method, and trace/failure observation program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62121556A (ja) | トレ−スメモリ内蔵情報処理装置 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS62224852A (ja) | デイジタル・シグナル・プロセツサ | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPH04344950A (ja) | アドレス・トレース回路 | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPH0512068A (ja) | トレース及びメモリ制御回路 | |
| JPS59158455A (ja) | ログアウト制御方式 | |
| JPH0644066A (ja) | 情報処理装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH0381845A (ja) | マイクロプロセッサ回路 | |
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 | |
| JPH02271450A (ja) | 履歴装置 | |
| JPH0250740A (ja) | アドレストレーサ | |
| JPS62172457A (ja) | バス接続装置 | |
| JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPS5897755A (ja) | 情報処理装置 | |
| JPS58107967A (ja) | テストシステム | |
| JPS6238942A (ja) | マイクロプログラム制御装置 | |
| JPS60132249A (ja) | デ−タ処理装置 | |
| JPS63104156A (ja) | 情報処理装置 |