JPS6260033A - マイクロプロセツサ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ２、特許請求の範囲 〔概要〕 マイクロプロセッサ制御方式であって、マイクロプロセ
ッサ（以下肝ｕと称する）で制御され、外部レジスタ群
と外部ハードウェア部で構成される複数の外部機能ブロ
ック群内の外部ハードウェア部に対してＭＰＵが指令を
出す命令を、外部レジスタ群へのアドレスの一部にて修
飾することにより、該命令の実行メニューの数を増加さ
せ、外部ハードウェア部に対して多様な動作を指令する
ことが可能となる。　゛ 〔産業上の利用分野〕 本発明は、ＭＰＵで直接制御される外部ハードウェア部
に対する実行処理命令の数を増加させることが可能なマ
イクロプロセッサ制御方式に関する。

近年、ＭＰＩＩ等は、テクノロジーの進歩によりＬＳＩ
化され、ＭＰＵで１チツプを構成するケースがほとんど
である。

このｊＰＵの周辺には当該ＭＰＵにより制御されるコン
ポーネントが幾つかのブロック群に分割され、各々の機
能を分担して行うようになっている。各機能ブロック群
には、外部レジスタが配置され、マイクロプログラムは
その外部レジスタを操作することにより、例えば他の装
置との情報の遺り取り等を行うことが出来る。

又、各々の機能ブロック群には、例えば他の装置とのイ
ンタフェース制御等を行うハードウェアが搭載されてお
り、マイクロプログラムが直接このハードウェアに対し
て操作出来る命令（以下これをスペシャル・オペレーシ
ョン命令と呼ぶ）がある。

各産業分野でかかる？ＩＰＵが広範囲に利用されるに伴
い、スペシャル・オペレーション命令の実行メニューの
拡張が期待されている。

〔従来の技術と発明が解決しようとする問題点〕第３図
は従来例を説明するブロック図、第４図はマイクロプロ
グラムの命令形態上ソ）〜状況図をそれぞれ示す。

第３図に示すブロック図は、 プロセッサの機能（制御機能と演算機能）を１チツプに
集積したもので、マイクロプログラムに基づきその実行
を行うＭＰＵＩと、 外部レジスタ・アドレスフィールドａとスペシャル・オ
ペレーションフィールドｂとで結合され、これらのフィ
ールドａ、ｂを介してＭＰＵＩから制御される外部機能
ブロック２（０）〜２（ｎ）とから構成されている。

又、外部機能ブロック２（０）〜２（ｎ）はそれぞれ、
外部レジスタ・アドレスフィールドａを介して送出され
て来るアドレスを外部レジスタ群２２に対応するアドレ
スに展開するデコーダ２１と、？’１ＰＵ１の制御のも
とに各種データの書込み／読出しを行う外部レジスタ群
２２と、 スさシャル・オペレーションフィールドｂを介して送出
されて来る命令コードを外部ハードウェア２４の実行を
指示する命令に展開するデコーダ２３と、 デコーダ２３から展開される命令により、所定実行処理
を行う外部ハードウェア部２４とからなっている。

例えば、外部機能ブロック２（０）が図示してない他装
置とのインタフェース部分を制御する機能ブロックとす
ると、第４図に示す命令形態セットによりマイクロプロ
グラムは外部レジスタ群２２へのデータ書込みと、スペ
シャル・オペレーションとを同時に行う。

尚、マイクロプログラムの命令形態セント（インストラ
クションセットとも言う）状況は、例えば第４図に示す
例があり、これは命令形態を示すＦＭＴ　、演算の種類
を示すＡＬＵ　、スペシャル・オペレーションであるこ
とを示す５ｐｏｐ、外部レジスタ群２２のアドレスを示
すＸＲ，ＭＰＩ内レジスタアドレスを示す［からなって
いる。

これらのインストラクションセントを数ビットの命令コ
ードで与える。例えば、外部機能ブロック２（０）に対
する外部ハードウェア部２４へのスペシャル・オペレー
ションがセントされれば、この数ビットの命令コードを
数本からなるスペシャル・オペレーション・フィールド
ｂを介して送出し、これをデコーダ２３で展開して外部
ハードウェア部２４に指令する。

しかし、例えばスペシャル・オペレーション・フィール
ドｂが５ビツトの転送能力しがない場合は、命令コード
数としては３２通りとなり、従って実行メニューの数も
３２通りとなる。

即ち、実行メニューの数はスペシャル・オペレーション
・フィールドｂの転送能力の枠で規定されると言う問題
点がある。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

本実施例のブロック図は第３図で説明したＭＰＵＩ。

外部機能ブロック２（０）〜２（ｎ）、デコーダ２１，
２３．外部レジスタ群２２．外部ハードウェア部２４と
、外部レジスタアドレス・フィールドａを介して送出さ
れて来るレジスタアドレスの上位ｎビットを自機能ブロ
ック内外部レジスタ群２２の上位ｎビットのアドレスと
比較して、一致した場合所定信号をデコーダ２３に送出
するブロックアドレスコンベア部２５とから構成される
。

〔作用〕

１つのインストラクションセントの中で実行するための
外部レジスタアドレスをブロックアドレスコンベア部で
比較して一致した場合、各外部機能ブロックに対するス
ペシャルオペレーション（各外部機能ブロック毎にスペ
シャルオペレーションの定義が定められている）を前記
外部レジスタアドレスの一部（即ち、上位ｎビットを意
味し、以後これをブロックアドレスと呼ぶ）を用いてデ
コーダで修飾することにより、スペシャルオペレーショ
ンフィールドで限定された実行メニューをより拡張する
ことを可能とする。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。

第２図に示す本実施例は外部機能ブロックが８機能ブロ
ックに分割された場合を示し、以下その動作を説明する
。

ＭＰＵＩから外部機能ブロック２（０）〜２（７）に対
しては第３図の説明と同一内容の外部レジスタアドレス
フィールドａと、スペシャルオペレーションフィールド
ｂとが伝達されている。

外部機能ブロック２（０）が、例えば図示してない他装
置とのインタフェース部分を制御する機能ブロックとす
ると、第４図に示すインストラクションセントによりマ
イクロプログラムは外部機能ブロック２（０）内外部レ
ジスタ群２２への書込みと、外部ハードウェア部２４へ
のスペシャルオペレーションを同時に行うことが出来る
。

ブロックアドレスコンベア部２５は、この時のスペシャ
ルオペレーションが外部ｍ　能７”ロック２（０）に対
するものであることを外部レジスタアドレスの例えば上
位３ビツト（機能ブロックが８つの場合）がｒｏ、０．
ＯＪであることにより認識する。

尚、ブロックアドレスコンベア部２５内には予め自機能
ブロック２（０）の外部レジスタアドレスが記録されて
おり、これと外部レジスタアドレスフィールドａを介し
て送出されて来る外部レジスタアドレス値とを比較する
ことにより、一致を認識する。

又、例えば上位３ビツトがｒｏ、０．Ｉ　Ｊであれば、
外部機能ブロック２（１）の外部レジスタ群２２のアク
セスが可能となる。

ブロックアドレスコンベア部２５からの一致信号は、デ
コーダ２３の展開範囲を拡張する信号として用いられ、
スペシャルオペレーションフィールドｂを介して送出さ
れて来る予め定義された命令コードを更に拡張して展開
し、外部ハードウェア部２４が実行するための指示とす
る。

〔発明の効果〕

以上のような本発明によれば、外部レジスタアドレスの
一部を用いてデコーダで修飾することにより、スペシャ
ルオペレーションフィールドで限定された実行メニュー
をより拡張することが出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するプロ・７り図、第４図はマイクロプログラムの
命令形態セット状況図、 をそれぞれ示す。 図において、 ■はＭＰＵ　。 ２（０）〜２（ｎ）は外部機能ブロック、２１．２３は
デコーダ、　　　２２は外部レジスタ群、２４は外部ハ
ードウェア部、 ２５はブロックアドレスコンベア部、 をそれぞれ示す。 第　１　図 第　２　図 第　３　図

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサ（１）と、前記マイクロプロセッサ
   （１）からの命令を受けて各種動作を実行する外部機能
   ブロック（２（０）〜２（ｎ））からなり、前記外部機
   能ブロック（２（０）〜２（ｎ））内外部レジスタ群（
   ２２）に対する読出し／書込み命令と、同じく前記外部
   機能ブロック（２（０）〜２（ｎ））内外部ハードウェ
   ア部（２４）に対する所定命令とを同一ステップ内で実
   行する前記マイクロプロセッサ（１）の制御方式であっ
   て、 前記外部レジスタ群（２２）に送出されるアドレスにて
   前記外部ハードウェア部（２４）に対する所定命令の指
   令コードを修飾する修飾手段（２３、２５）を設け、 前記外部ハードウェア部（２４）を前記マイクロプロセ
   ッサ（１）から直接操作する該命令を、該命令と同一ス
   テップ内で送出される前記外部レジスタ群（２２）のア
   ドレスを用いて、前記修飾手段（２３、２５）にて修飾
   することを特徴とするマイクロプロセッサ制御方式。