JPS58146951A - アドレス拡張方式 - Google Patents
アドレス拡張方式Info
- Publication number
- JPS58146951A JPS58146951A JP3029682A JP3029682A JPS58146951A JP S58146951 A JPS58146951 A JP S58146951A JP 3029682 A JP3029682 A JP 3029682A JP 3029682 A JP3029682 A JP 3029682A JP S58146951 A JPS58146951 A JP S58146951A
- Authority
- JP
- Japan
- Prior art keywords
- address
- cpu
- register
- processing
- processing side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＣＰＵの制御下においてメモリ変更を行なわ
せる際におけるアドレス拡張方式に関する。
せる際におけるアドレス拡張方式に関する。
従来、オフィスコンビ為−夕などのＣＰＵによるオペレ
ーティング・システムの管理下においてメモリ変更７行
なわせる際におけるアドレス拡張手段としては、１つの
拡張用レジスタを用いることによって論理アドレスを物
理アドレスに変換してメモリ変更に対処させるよう和し
ている。
ーティング・システムの管理下においてメモリ変更７行
なわせる際におけるアドレス拡張手段としては、１つの
拡張用レジスタを用いることによって論理アドレスを物
理アドレスに変換してメモリ変更に対処させるよう和し
ている。
しかし、このような従来のアドレス拡張手段では、１つ
の拡張用レジスタを用いたアドレス指定のため１例えば
ＣＰＵからの論理アドレスが同一で物理アドレスが異な
るときには同一物理アドレスを指定してしまうこと（な
り、ＤＭム動作時にデータ転送先の別アドレスが必要な
ときには１つの拡張用レジスタではそれに対処させるこ
とができず、そのためプログラム′中はＤＭム動作を行
なわせることができないか、またはＤＭＡ動作中に拡張
用レジスタの内容なハードウェア的に記憶させておかね
ばならないという問題がある。
の拡張用レジスタを用いたアドレス指定のため１例えば
ＣＰＵからの論理アドレスが同一で物理アドレスが異な
るときには同一物理アドレスを指定してしまうこと（な
り、ＤＭム動作時にデータ転送先の別アドレスが必要な
ときには１つの拡張用レジスタではそれに対処させるこ
とができず、そのためプログラム′中はＤＭム動作を行
なわせることができないか、またはＤＭＡ動作中に拡張
用レジスタの内容なハードウェア的に記憶させておかね
ばならないという問題がある。
本発明はこのような点を考慮してなされたもので、ＣＰ
Ｕの制御下におけるメモリ変更時に、同−論理アドレス
で複数の物理アドレスを指定することができるよう和し
て、ＣＰＵ処理と異なるアドレスのＤＭＡ処理ｔも容易
に行なわせることができるよ５［したマルチマクセスに
よるアドレス拡張方式を提供するものである。
Ｕの制御下におけるメモリ変更時に、同−論理アドレス
で複数の物理アドレスを指定することができるよう和し
て、ＣＰＵ処理と異なるアドレスのＤＭＡ処理ｔも容易
に行なわせることができるよ５［したマルチマクセスに
よるアドレス拡張方式を提供するものである。
以下、添付図面な参照して本発明の一笑施例九ついて詳
述する。
述する。
本発明（よるアドレス拡張方式にあっては、＠１図に示
すよう［、ＣＰＵ処理側の拡張用レジスタＲＧＩとＤＭ
Ａ処理側の拡張用レジスタＲＧ２とを併設し−それら各
レジスタＲＧＩ、ＲＧ２によってメモリ配分を決足する
マツピングメモリＭムのアドレスをそれぞれ別途に指定
できるようＫして。
すよう［、ＣＰＵ処理側の拡張用レジスタＲＧＩとＤＭ
Ａ処理側の拡張用レジスタＲＧ２とを併設し−それら各
レジスタＲＧＩ、ＲＧ２によってメモリ配分を決足する
マツピングメモリＭムのアドレスをそれぞれ別途に指定
できるようＫして。
ＣＰＵ （図示せず）から出される同一の論理アドレ
スで複数の物理アドレスを選択的（指定することができ
るよう＃ＩＣするものである。なお、この実施例では、
拡張用レジスタＲＧ２として、論理アドレスの入力デー
９に応じて４ｇｉ類の物理アドレス（変換することがで
きるよ５＆Ｃ，４つのレジスタＲＧ ２１〜ＲＧ２４
からなっているものを示している。また、ＣＰＵ（特に
図示せず）から出される制ｍ信号Ｃ１またはＣ２によっ
てＣＰＵ処理側の拡張用レジスタＲＧＩかまたはＤＭＡ
処理側の拡張用レジスタＲＧ２かｔイネーブルにするこ
とによりてその選択ケ行なわせ、ＣＰＵ処理側の拡張用
レジスタＲＧ２の選択時には制御信号Ｃ３，Ｃ４による
バイナリコードによって各レジスタＲＧ ２１〜ＲＧ２
４ の指定を行なわせる手段をとるようにしている。
スで複数の物理アドレスを選択的（指定することができ
るよう＃ＩＣするものである。なお、この実施例では、
拡張用レジスタＲＧ２として、論理アドレスの入力デー
９に応じて４ｇｉ類の物理アドレス（変換することがで
きるよ５＆Ｃ，４つのレジスタＲＧ ２１〜ＲＧ２４
からなっているものを示している。また、ＣＰＵ（特に
図示せず）から出される制ｍ信号Ｃ１またはＣ２によっ
てＣＰＵ処理側の拡張用レジスタＲＧＩかまたはＤＭＡ
処理側の拡張用レジスタＲＧ２かｔイネーブルにするこ
とによりてその選択ケ行なわせ、ＣＰＵ処理側の拡張用
レジスタＲＧ２の選択時には制御信号Ｃ３，Ｃ４による
バイナリコードによって各レジスタＲＧ ２１〜ＲＧ２
４ の指定を行なわせる手段をとるようにしている。
しかして１本発明によるアドレス拡張方式では、拡張用
レジスタＲＧＩの選択時に。
レジスタＲＧＩの選択時に。
データバスＤＡＴム・ＢＵＳを通してＣＰＵから送られ
て（る論理アドレスの入力データがレジスタＲＧ１［よ
って処理アドレスに変換され、その変換された物理アド
レスによって指定されたマツピングメモリＭム内のデー
タが挽み出されてそれがベースアドレスとなり、そのベ
ースアドレスとアドレスバスムＤＤＲＥ８ｇ・ＢＵ８
Ｋオフセットされた相対アドレスとが合成されてＣＰＵ
処理時におけるメモリ変更の絶対アドレスとして出力さ
れることになる。また、拡張用レジスタＲＧ２の選択時
には、ＤＭＡ転送先に応じて制＃信号Ｃ３，０４により
てレジスタＲＧＺＩ〜ＲＧ２４ のうちの何れかｔ指定
すれば、データバスＤＡＴＡ−ＢＵ８Ｙ通して送られて
（る論理アドレスの入力データがＤＭＡ転送先にそれぞ
れ応じた物理アドレスに変換され、その変換された物理
アドレス［ヨってマツピングメモリＭＡから銃み出され
たベースデータが相対アドレスと合成されてＤＭＡ処理
時におけるメモリ変更の絶対アドレスとして出力される
ことになる。したがって、ＣＰＵから出される同一の物
理アドレスによってＣＰＵ処理時の物理アドレスとＤＭ
Ａ処理時の物理アドレスの各選択切換えｔ任意に行なわ
せることかできるととも［、ＤＭＡ処理時にありてもそ
のデータ転送先にそれぞれ応じた複数の物理アドレスの
指定を選択的に行なわせることができるため、％にプロ
グラム中であっても複数の異なるメモリアドレスにＤＭ
ム転送を行なわせることができ１例えばＷＪ２図に示す
ようなプロセスの流れ（おいて、ＣＰＵ処理と異なるア
ドレスにょるＤＭム処理が可能となる。
て（る論理アドレスの入力データがレジスタＲＧ１［よ
って処理アドレスに変換され、その変換された物理アド
レスによって指定されたマツピングメモリＭム内のデー
タが挽み出されてそれがベースアドレスとなり、そのベ
ースアドレスとアドレスバスムＤＤＲＥ８ｇ・ＢＵ８
Ｋオフセットされた相対アドレスとが合成されてＣＰＵ
処理時におけるメモリ変更の絶対アドレスとして出力さ
れることになる。また、拡張用レジスタＲＧ２の選択時
には、ＤＭＡ転送先に応じて制＃信号Ｃ３，０４により
てレジスタＲＧＺＩ〜ＲＧ２４ のうちの何れかｔ指定
すれば、データバスＤＡＴＡ−ＢＵ８Ｙ通して送られて
（る論理アドレスの入力データがＤＭＡ転送先にそれぞ
れ応じた物理アドレスに変換され、その変換された物理
アドレス［ヨってマツピングメモリＭＡから銃み出され
たベースデータが相対アドレスと合成されてＤＭＡ処理
時におけるメモリ変更の絶対アドレスとして出力される
ことになる。したがって、ＣＰＵから出される同一の物
理アドレスによってＣＰＵ処理時の物理アドレスとＤＭ
Ａ処理時の物理アドレスの各選択切換えｔ任意に行なわ
せることかできるととも［、ＤＭＡ処理時にありてもそ
のデータ転送先にそれぞれ応じた複数の物理アドレスの
指定を選択的に行なわせることができるため、％にプロ
グラム中であっても複数の異なるメモリアドレスにＤＭ
ム転送を行なわせることができ１例えばＷＪ２図に示す
ようなプロセスの流れ（おいて、ＣＰＵ処理と異なるア
ドレスにょるＤＭム処理が可能となる。
このように１本発明によるアドレス拡張方式にあっては
％ＣＰＵ処理側の拡張用レジスタとＤＭＡ処理側の拡張
用レジスタとを併設し、それら各レジスタの選択に応じ
てＣＰＵから出される論理アドレスによるマツピングメ
モリのアドレスｔそれぞれ別途に指定させる手段をとる
ようにしたもので、簡単な手段をとることにより同一の
論理アドレス［よりて複数の物理アドレスへの変換を選
択的に行なわせることができるようになり、ＣＰＵ処理
およびそれと異なるメモリアドレスのＤＭム処理Ｙ８易
に行なわせることができるという優れた利点を有してい
る。
％ＣＰＵ処理側の拡張用レジスタとＤＭＡ処理側の拡張
用レジスタとを併設し、それら各レジスタの選択に応じ
てＣＰＵから出される論理アドレスによるマツピングメ
モリのアドレスｔそれぞれ別途に指定させる手段をとる
ようにしたもので、簡単な手段をとることにより同一の
論理アドレス［よりて複数の物理アドレスへの変換を選
択的に行なわせることができるようになり、ＣＰＵ処理
およびそれと異なるメモリアドレスのＤＭム処理Ｙ８易
に行なわせることができるという優れた利点を有してい
る。
第１図は本発明によるアドレス拡張方式を具体的に実施
するだめの一構成例を示すブロック図、第２図はＣＰＵ
処理とＤＭム処理のプロセスの流れｔ示す図である。 ＲＧＩ・・・ＣＰＵ処理側の拡張用レジスタＲＧ２・・
・ＤＭＡ処理側の拡張用レジスタＭＡ・・・マツピング
メモリ １ｌｔＩ願人代理人 鳥 井 清
するだめの一構成例を示すブロック図、第２図はＣＰＵ
処理とＤＭム処理のプロセスの流れｔ示す図である。 ＲＧＩ・・・ＣＰＵ処理側の拡張用レジスタＲＧ２・・
・ＤＭＡ処理側の拡張用レジスタＭＡ・・・マツピング
メモリ １ｌｔＩ願人代理人 鳥 井 清
Claims (1)
- ＣＰｕ処理側の拡張用レジスタとＤＭム処理側の拡張用
レジスタとを併設し、それら各レジスタの遭択に応じて
ＣＰＵから出される処理アドレスによるマツピングメモ
リのアドレスをそれぞれ別途に指定させる手段をとるよ
うにしたアドレス拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029682A JPS58146951A (ja) | 1982-02-26 | 1982-02-26 | アドレス拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029682A JPS58146951A (ja) | 1982-02-26 | 1982-02-26 | アドレス拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58146951A true JPS58146951A (ja) | 1983-09-01 |
Family
ID=12299766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029682A Pending JPS58146951A (ja) | 1982-02-26 | 1982-02-26 | アドレス拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146951A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533025A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
| JPS5358731A (en) * | 1976-11-08 | 1978-05-26 | Mitsubishi Electric Corp | Memory address extension method |
| JPS55118166A (en) * | 1979-03-06 | 1980-09-10 | Fujitsu Ltd | Data processor |
-
1982
- 1982-02-26 JP JP3029682A patent/JPS58146951A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533025A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
| JPS5358731A (en) * | 1976-11-08 | 1978-05-26 | Mitsubishi Electric Corp | Memory address extension method |
| JPS55118166A (en) * | 1979-03-06 | 1980-09-10 | Fujitsu Ltd | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1324835C (en) | Modular crossbar interconnection network for data transaction between system units in a multi-processor system | |
| JPH0863425A (ja) | インタバス・バッファ | |
| JPH0122940B2 (ja) | ||
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| US6289408B1 (en) | Bus interface with address mask register for transferring selected data from one bus to another | |
| JPS58146951A (ja) | アドレス拡張方式 | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JP2797760B2 (ja) | 並列処理コンピュータシステム | |
| JPH0778780B2 (ja) | バス幅制御装置 | |
| JP2000099452A (ja) | Ｄｍａ制御装置 | |
| JPS60129856A (ja) | メモリ制御回路 | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPS6130300B2 (ja) | ||
| JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
| JPS62168257A (ja) | メモリを共用するマルチプロセツサシステム | |
| JPS63271567A (ja) | 非対称密結合マルチプロセツサシステム | |
| JPH03204744A (ja) | アドレス変換機構 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS6327740B2 (ja) | ||
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS5858706B2 (ja) | マルチプログラミング装置 | |
| JPS60239848A (ja) | メモリ管理装置 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH05159042A (ja) | 画像処理装置 |