JPS59178543A - 相対アドレス形式プログラム実行可能な通信制御装置 - Google Patents

相対アドレス形式プログラム実行可能な通信制御装置

Info

Publication number
JPS59178543A
JPS59178543A JP58054209A JP5420983A JPS59178543A JP S59178543 A JPS59178543 A JP S59178543A JP 58054209 A JP58054209 A JP 58054209A JP 5420983 A JP5420983 A JP 5420983A JP S59178543 A JPS59178543 A JP S59178543A
Authority
JP
Japan
Prior art keywords
module
address
program
common
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58054209A
Other languages
English (en)
Inventor
Hiroo Mizuguchi
水口 浩夫
Kanji Suzuki
鈴木 貫司
Yukinori Inoue
井上 幸紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58054209A priority Critical patent/JPS59178543A/ja
Publication of JPS59178543A publication Critical patent/JPS59178543A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は通信制御装置に係り、特に共通モジュール及び
複数の手順モジュールから′なる通信制御プログラムを
実行して通信制御を行う通信制御装置に関する。
(2)技術の背景 マイクロプロセッサの発達により、各方面の制御装置も
マイクロプロセッサが用いられている。
通信制御装置においても同様であり、マイクロプロセッ
サか用いられている。 通信制御装置はその手順等が様
々であり、前記のプロセッサのプログラムを変更するだ
けで目的の手順の制御が可能となり、マイクロプロセッ
サを用いることが非密に有効となっている。
一般的に複数のモジュールを例えば通信制御処理におい
てはそれぞれの通信制御用プログラムを結合して1つの
プログラムを構成する場合、各モジュールは機械語以外
の上級言語で記述されている。 そしてこのような場合
にはまず翻訳プログラムを用いて相対アドレス形式の機
械語プログラムモジュールに翻訳している。さらに前述
の機械語プログラム化された複数のモジノールは結合プ
ロクラムにより結合順に実アドレスに変換した実効アド
レス形式プログラムとして結合される。そして最終的に
は実効アドレス形式プログラムとして装置内メモリに格
納され、処理機構によって実行されるのである。
第1図は相対アドレス形式プログラムモジュヘルと複数
モジュールを結合した実効アドレス形式プログラムとの
関係図である。第1図(a)の相対アドレス0100(
16進)のデータ600160(16進)は相対アドレ
ス0160(16進)へのブランチ命令を示す機械語の
一例を示している。このブランチ命令のアドレス及びブ
ランチ先のアドレスは他のモジュールと結合されると1
例えば第1図(b)に示す様に1100(16進)。
及び1160(16進)に変更され、ブランチ命令を示
すデータも60’1160(16進)の様に変更される
。第1図(c)は結合方法を変えた場合の例である。モ
ジュール外へのブランチ命令は相対アドレス形式プログ
ラムモジュールではモジュール外ブランチを示す特殊コ
ードで表わされ。
結合時に結合プログラムにより他モジュールからブラン
チ先を探し出されて、第1図fclのアドレス1040
(16進)の様に変換される。この結合プログラムの処
理によって実効アドレス形式プログラムとなるのである
(3)従来技術と問題点 前述ノブログラムが通信制御プログラムの場合。
通信制御装置全体で共通に処理される共通モジュールと
、系統(回線)によって処理が異なる手順モジュールと
が結合して全体のプログラムが成り立っており、各系統
(回線)の要求に応じて共通モジュールと適時必要な手
順モジュール間でブランチを行いながら処理が行なわれ
る。この場合手順モジュールから或いは他の共通モジュ
ールから。
共通モジュールへのブランチは第1図TC)のアドレス
1040(16進)の命令と同様に直接ブランチを行っ
ているが、共通モジュールから手順モジュールへのブラ
ンチは2手順モジュールの先頭アドレスと前もって記憶
されているシーケンス番号とを加算したアドレスへブラ
ンチし、更にそのアドレスから手順モジュール内の特定
処理部アドレスへモジュール内ブランチを行う間接ブラ
ンチ方式を取っている。これは通信システムの目的、用
途により、必要とする通信手順制御モジュールの構成が
異なる為、共通モジュールから特定モジュールの特定処
理部のアドレスへ直接ブランチする事ができない為であ
る。
以上の通信制御プログラムにおける一般的な動作原理を
、第2図及び第3図により)説明する。第2図はマイク
ロプログラム制御の、’<YI信制御装置の構成図であ
る。21は回線単位のデータ送受信機構である回線対応
部、22は中央処理装置とのインタフェースとなるイン
タフェース制御部、23は通信制御プログラムの格納さ
れているメモリ一部、24はプログラムを実行する処理
機構である。
第3図は通信制御プログラムの一般的構成図であり、3
1は制御テーブルモジュール部、32は共通モジュール
部、33は各手順モジュール部、34は回線単位の制御
データ格納部(LCW)である。共通モジュール部32
は中央処理装置からの指令を通知する為のインタフェー
ス制御部22による処理要求1回線対応部21からのヒ
ツト、文字、或いはデータブロック単位の送信データ要
求。
受信データ処理要求2等によって起動される。共通モジ
ュール32はその時にハード的に通知される回線番号に
より制御テーブルモジュール31内の回線番号1.、 
CWアドレス対応テーブル(1−CW’T’ B L 
)を索引して対応するLCW34を検出し。
当該LCW内に前もってセントされているプログラムナ
ンバーPNO(中央処理装置からの回線属性を通知する
指令によりセントされるものであり。
当該回線を制御する手順モジュールの番号を示す)を取
出し、更に制御テーブルモジュール部31内のPNO−
手順モジュール先頭アドレス対応テーブル(PNC)置
)により目的とする手順モジュールの先頭アドレスを検
出する。共通モジュールは必要な共通処理を完了後、起
動原因が中央処理装置からの指令による場合は先頭アド
レスに指令コード値を加算し、たアドレス(CMDTB
L領域)へブランチを行い、起動原因が回線対応部21
からの処理要求の場合は、先頭アドレスにLCW内のP
SQ(前もって手順モジュールによりセットされている
次の処理要求に対するプログラムシーケンス)値を加算
したア1゛レス(PSQTB L領域)へブランチを行
う。CM D TB L領域及びPSQTBL領域には
手順モジュール内の特定処理部へのブランチ命令が格納
されており、それを処理機能24が実行する事により、
共通モジュールから手順モジュールへの間接ブランチが
行われる事になる。
この様な構成にすることによって1通信制御システムが
異なり各回線による処理が異なってしまった場合でも、
共通モジュール及び手順モジュールのプログラムの内容
は変えずにその組み合わせのみを変え、制御テーブルモ
ジュール部31及び回線単位の制御データ格納部34を
変更するだけで対応できる。また同じ手順モジュールへ
のブランチでも、中央処理装置からの指令コード値又は
各回線ごとの制御テーク格納部34のP S Q、の値
が異なることによって該手順モジュール内のCMDTB
L領域又はPSQTBL領域へブランチするアドレスが
異なるため、それぞれのアドレスに格納される手順モジ
ュール内の特定処理部へのブランチ命令が異なることに
よって異なった処理を行うことができる。従来通信シス
テムごとに必要とする手順が異なる為手順モジュールの
組合せがンステJ・毎に異なり、さらに通信制御装置内
のメモリ容量に限りがあるために、その都度複数の相対
アドレス形式プログラムモジュールから結合プログラム
を通して通信制御プログラムを作成しなければならない
という問題を有していた。またユーザーの通信システム
の要求が多種にわたる為に多大の工数を必要とした。
(4)発明の目的 本発明は前記問題点を解決するものであり、その目的は
、上記繁雑さを減少させるための通(言制御装置内のプ
ログラム処理機構が実効アトレス升多式に直したプログ
ラムではなく相対アトルス形式フ゛ログラムを直接実行
できるようみこし、斧吉合ブロク′ラム及びその処理を
必要とセす,相対アト°レス形式プログラムモジコ4−
ルのみを保持して#6き. J−要なモジュールを装置
内メモリGこ簡単なテーフ゛ルを用いてローディングし
て実行させる小力くでき。
さらに通信手順の追加或いは変更も容易Gこマ〒う事を
可能とした相対アドレス形式ブロク′ラムを実1テする
通信制御装置を提供すること番こある。
(5)発明の構成 そしてこの目的は本発明によ氾ボ通信?II fa装置
内のメモリに格納した複数の手順モジュールと少なくと
も1個の共通制御モジュー/L・と力・らなる通信制御
マイクロプログラムによってi18ll i卸さね,る
通信制御装置において、前記各モジ,−−ルの年各納さ
れる先頭アドレス値を記憶する複数のレジスタを具備し
、前記各モシュ−)し内の分岐Gこおjノ)で番よn1
1記複数のレジスタGこ格納されてし・Z1ダ1゛レス
(直Gこ分岐先の相対アドレス値を加算した値を実アド
レスとして分岐する第1の分岐手段と、前記手順モジュ
ールから共通制御モジュール/,の分岐においては前記
通信制御マイクロプログラムのロード時に予め求められ
ている共通モジュールのアドレスのコードと共mモジュ
ールの実アドレスとの対応テーブルによって実アドレス
に変換してロードし、実行時に実アドレスへ分岐する第
2の分岐手段よりなることを特徴とした相対アトルス形
式プログラムを実行する通信制御装置を提供することに
よって達成される。
(6)発明の実施例 以下本発明の実施例を用いて詳細Gこ説明する。
第4図は通信制御装置を制御する通信制御マイクロプロ
グラJ・の構成図である。共通モジュールは通信制御装
置全体を制御する際に共通に用いられる処理部のマイク
ロプログラムであり,一個あるいは複数のモジコーール
からなる。そしてそれを中心として各回線ごとに制御を
行うための手順モジュールが複数個結合した構成となっ
ている。これらの通信制御マイクロプログラムはあらか
じめ該通信制御装置の外部に設けられた外部記憶装置」
二に第5図に示すように各モジュールごとに相対アドレ
ス形式で格納されている。このよ・うな形式のマイクロ
プログラムは本発明においては分岐命令の記述の仕方か
従来の場合と異なっている。すなわち共通モジュール又
は手順モジュールにおりる分岐命令において、その分岐
命令の分岐先アドレスがその命令と同じモジュール内の
場合(以下。
内部分岐命令BRと呼ぶ)と2手順モジュール内の分岐
命令で、その命令の分岐先アドレスか共通モジュール内
の場合(以下、外部分岐命令BXと呼ぶ)とでは、その
命令形式において第6図に示すようにオペレーションコ
ートが60と61の様に異なっている。また1分岐先ア
ルスも内部分岐命令BRではモジュール内の相対アドレ
ス、外部分岐命令BXでは共通モジュールの実アドレス
と対応するコートになっている。すなわち2例えば第6
図に示す様にモジュール内分岐においてはオペレーショ
ンコートが60となり、  lu−ドアトレスに相対ア
ドレスO’FFF(16進)を加算して分岐する。
そしてモジュール外分岐の場合にはオペレーションコー
ドが61となり、続く分岐先アlレスに分岐する。尚、
第6図はプログラムのロード前の状態であり、ロートの
時に対応テーブルを参照して、実アドレスに変更する。
すなわぢプログラムかロードされた時には分岐先コード
は後述するように実アドレスに変換される。尚、共通モ
ジュールは後述するように通信制御装置内のメモリーの
固定アドレスに格納されるため、そのアドレスは実アド
レスとなっている。このコードと共通モジュールの実ア
ドレスとの対応関係は例えば第7図のようにテーブルT
B例えばロー1” 0001に対応して0238 (1
6進)になっており、第6図の外部分岐命令BXが61
の場合は対応する共通モジュールの実アドレスは第7図
より0238となる。すなわち、外部モジュールへの分
岐命令B×換言するならばオペレーションコード61の
時にはコードと共通モジュールの対応テーブルを用いて
ロード時に変更され、実行時には実アドレスとして分岐
する。
なお、共通モジュールから手順モジュールへは前述した
従来方式のようにテーブルTBによる間接分岐を行う。
また1本発明によるマイクロプログラムにおいて、ロー
ドストア命令で使用するデータアドレスも実アドレスを
用いている。すなわちロードストア命令で使用するデー
タも通信制御装置内のメモリの固定アドレスに格納され
る。
前述の形式のマイクロプログラムを使用する通信制御装
置は、外部記憶装置からのマイクロプログラムを格納す
る制御メモリ、そのマイクロプログラムを実行する機能
部、各モジュールの制御メモリ内の先頭実アドレスを示
す複数個のレジスタSAR,中央処理装置とのインクフ
ェース部、及び各回線からの信号を制御する回線制御部
より構成されている。そしてこれらの通信制御装置を制
御する中央処理装置上には、外部記憶装置上のマイクロ
プログラムを通信制御装置の制御メモリに移すプログラ
ムすなわちローディングプログラムを有し5 さらにプ
ログラムは第7図に示すような外部分岐命令BX内のア
ドレスコートと共通モジュールの実アドレスとの対応テ
ーブルTBを有している。
中央処理装置はローディングプログラムを起動し外部の
記憶装置に第5図に示すように格納されている相対アド
レス形式のマイクロプログラムのうち、共通モジュール
および該通信制御装置に必要な複数個の手順モジュール
を選択して1通信制御装置内の制御メモリへモジュール
単位で繰り返しローディングを行う。この場合共通モジ
ュールは制御メモリ内の固定アドレスにローディングす
る。手順モジュールは通信制御装置によって異な′るの
で、制御メモリ内の適当なアドレスにモジュール単位で
ローディングされる。この時ローディングプログラムは
ローディジグ時にモジュール内命令数を計数して、1モ
ジユール目の終了を検出した時にその計数結果の値を1
番目の先頭実アドレス記1aレジスタSARに書き込む
。次に2モジュール目について1モジユール目の計数結
果にそのまま計数を続けて、2モジユール目の終了時に
2番目の先頭実アドレス記憶レジスタSARに書き込む
。この動作を最終モジュールを検出するまで行いローテ
ィングを終了する。、゛れによって制御メモリ内の各モ
ジュールの先口[1実アドレスがレジスタSARに記憶
される。 一方このローディングプログラムはローティ
ング中に前述した外部分岐命令B Xを検出すると、第
7図で説明したローティングプログラム内の対応テーブ
ルによって。
BX命令中の分岐先アドレスコードを共通モジ−一ル内
の実アドレスに変換する。
次に以」二のようにしてマイクロプログラムをローディ
ングされた通信制御装置を実際に実行させた場合の動作
について説明する。マイクロプログラムを実行する機能
部は分岐命令及びロートス[−ア命令以外は制御メモリ
の先頭アドレスから順に実行してゆくことによって、相
対アドレス形式のマイクロプログラムをそのまま実行で
きる。また。
ロートストア の命令で使用するテークアドレスが制御メモリ内の実ア
ドレスとなっているためそのまま実行可能である。
共通モジュールから手順モジュールへの分岐命令は従来
方式のようにテーブルによる間接分岐を行う。内部分岐
命令BRの場合は,ローディング時に書き込まれたその
命令がある該モジュールの先頭実アドレス記憶レジスタ
S A. Rの値に,分岐相対アドレスの値を加算した
制御メモリ内実アドレスに分岐する。また外部分岐命令
BXの場合は。
ローディング時に変換された共通モジュールの制御メモ
リ内実アドレスに直接分岐する。
以上によって本発明による相対アドレス形式のマイクロ
プログラムを実行することが可能となる。
(7)発明の効果 以上述べた様に本発明によれば共通モジュール手順モジ
ュール間及び共通モジュール相互の間の間接ブランチが
実現され,ユーザーの多種にわたる通信システムの要求
に対して通信システムごとに各モジュールを結合して実
効アドレス形式の通信制御プログラムを作成する事なく
,必要モジュールを相対アドレス形式プログラムのまま
装置内メモリにローディングして実行させる事が可能と
なる。
また、手順モジュールから共通モジュールへのブランチ
命令における分岐先アドレスを第6図及び第7図で説明
したようにコードを用いてローディングプログラム内の
対応テーブルローディング時に共通モジュールの実アド
レスに変換する方式を採用することによって,共通モジ
ュールのプログラムが変更されたり、追加されたりした
場合でも、手順モジュールのプログラムは変更する必要
はなく2 ローディングプロクラム中の対応チー−フル
のみを変更するだけでよい。
以上のように従来方式に較べてモジュール結合処理を必
要とせず,手順モジュール又は共通モジュールの変更,
追加を容易に行う事ができる。
【図面の簡単な説明】
第1図(al (bl (C)は相対アドレス形式プロ
グラムと複数モシュ〜ルを結合した1つの実効アドレス
形式プログラムとの関係図。 第2図及び第3図は従来の通信制御装置の構成とその制
御プログラムの構成図。 第4図及び第5図は本発明による実施例における通信制
御マイクロプログラムの構成図。 第6図は分岐命令図,第7図は分岐先コートの参照テー
ブル図である。 BR・・・内部モジュールへの分岐命令BX・・・外部
モジュールへの分岐命令]”B・・・対応テーブル (C) 第2図 第3図 第4図 第5図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1. 通信制御装置内のメモリに格納した複数の手順モジュー
    ルと少なくとも1個の共通制御モジュールとからなる通
    信制御マイクロプログラムによって制御される通信制御
    装置においで、前記各モジュールの格納される先頭アド
    レス値を記憶する複数のレジスタを具備し、前記各モジ
    ュール内の分岐においては前記複数のレジスタに格納さ
    れζいるアドレス値に分岐先の相対アトルス値を加算し
    た値を実アドレスとして分岐する第1の分岐手段と、前
    記手順モジュールから共通制御モジュールへの分岐にお
    いては前記通信制御マイクロプログラムのロート時に予
    め求められている共通モジュールのアドレスのコードと
    共通モジュールの実アドレスとの対応テーブルによって
    実アドレスに変換してロードし、実行時に実アドレスへ
    分岐する第2の分岐手段よりなることを特徴とした相対
    アドレス形式プログラムを実行する通信制御装置。
JP58054209A 1983-03-30 1983-03-30 相対アドレス形式プログラム実行可能な通信制御装置 Pending JPS59178543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58054209A JPS59178543A (ja) 1983-03-30 1983-03-30 相対アドレス形式プログラム実行可能な通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054209A JPS59178543A (ja) 1983-03-30 1983-03-30 相対アドレス形式プログラム実行可能な通信制御装置

Publications (1)

Publication Number Publication Date
JPS59178543A true JPS59178543A (ja) 1984-10-09

Family

ID=12964158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054209A Pending JPS59178543A (ja) 1983-03-30 1983-03-30 相対アドレス形式プログラム実行可能な通信制御装置

Country Status (1)

Country Link
JP (1) JPS59178543A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215138A (ja) * 1987-03-03 1988-09-07 Fujitsu General Ltd 受信装置
JPH0468749A (ja) * 1990-07-04 1992-03-04 Fujitsu Ltd マルチメディア回線制御装置
JPH04280157A (ja) * 1991-03-07 1992-10-06 Fujitsu Ltd サービス状態遷移制御方式

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215138A (ja) * 1987-03-03 1988-09-07 Fujitsu General Ltd 受信装置
JPH0531340B2 (ja) * 1987-03-03 1993-05-12 Fujitsu General Ltd
JPH0468749A (ja) * 1990-07-04 1992-03-04 Fujitsu Ltd マルチメディア回線制御装置
JPH04280157A (ja) * 1991-03-07 1992-10-06 Fujitsu Ltd サービス状態遷移制御方式

Similar Documents

Publication Publication Date Title
US4539637A (en) Method and apparatus for handling interprocessor calls in a multiprocessor system
JP3552443B2 (ja) 2つのアーキテクチャ間でプログラム制御を転送する方法及びシステム
US6223279B1 (en) Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS59178543A (ja) 相対アドレス形式プログラム実行可能な通信制御装置
JP2680828B2 (ja) ディジタル装置
JPH0285941A (ja) データ処理システム
JPS59180741A (ja) 相対アドレス形式プログラムを実行する通信制御装置
JPS6259825B2 (ja)
JPH0687221B2 (ja) 情報処理装置
JPS62120542A (ja) 情報処理装置
JPH0373039A (ja) 処理装置およびマルチプロセッサシステム
JPS6130300B2 (ja)
JPS6146545A (ja) 入出力命令制御方法
JPH0363822A (ja) 計算機制御方式
JPS5842486B2 (ja) 初期プログラム・ロ−ド制御方式
JPS59127153A (ja) プログラム・ロ−デイング処理方式
JPS6223894B2 (ja)
JP2001154915A (ja) 情報処理装置
JPS5918787B2 (ja) Tlbパ−テイシヨン方式
JPH0477945B2 (ja)
JPH0381854A (ja) メモリアクセス方式
JPS5899869A (ja) 並列処理方式
JPS60215247A (ja) 演算処理装置
JPH03241432A (ja) 命令変換方式