JPS59180741A - 相対アドレス形式プログラムを実行する通信制御装置 - Google Patents

相対アドレス形式プログラムを実行する通信制御装置

Info

Publication number
JPS59180741A
JPS59180741A JP58055830A JP5583083A JPS59180741A JP S59180741 A JPS59180741 A JP S59180741A JP 58055830 A JP58055830 A JP 58055830A JP 5583083 A JP5583083 A JP 5583083A JP S59180741 A JPS59180741 A JP S59180741A
Authority
JP
Japan
Prior art keywords
module
address
branching
communication control
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58055830A
Other languages
English (en)
Inventor
Yukinori Inoue
井上 幸紀
Hiroo Mizuguchi
水口 浩夫
Kanji Suzuki
鈴木 貫司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58055830A priority Critical patent/JPS59180741A/ja
Publication of JPS59180741A publication Critical patent/JPS59180741A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は通信制御装置に係り、特に共通モジュール及び
複数の手順モジュールからなる通信制御プログラムを実
行して通信制御を行う通信制御装置に関する。
(2)技術の背景 マイクロプロセッサの発達により、各方面の制御装置も
マイクロプロセッサが用いられている。
通信制御装置においても同様であり、マイクロプロセッ
サが用いられている。 通信制御装置はその手順等が様
々であり、前記のプロセッサのプログラムを変更するだ
けで目的の手順の制御が可能となり、マイクロプロセッ
サを用いることが非常に有効となっている。
一般的に複数のモジュールを例えば通信制御処理におい
てはそれぞれの通信制御用プログラムを結合して1つの
プログラムを構成する場合、各モジュールは機械語以外
の上級言語で記述されている。 そしてこのような場合
にはまず翻訳プログラムを用いて相対アドレス形式の機
械語プログラムモジュールに翻訳している。さらに前述
の機械語プログラム化された複数のモジュールは結合プ
ログラムにより結合順に実アトレア、に変換した実効ア
ドレス形式プログラムとして結合される。そして最終的
には実効アドレス形式プログラムとして装置内メモリに
格納され、処理機構によって実効されるのである。
第1図は相対アドレス形式プログラムモジュールと複数
モジュールを結合した実効アドレス形式プログラムとの
関係図である。第1図(a)の相対アドレス0100(
16進)のデータ600160(16進)は相対アドレ
ス0160(16進)へのブランチ命令を示す機械語の
一例を示している。このブランチ命令のアドレス及びブ
ランチ先のアドレスは他のモジュールと結合されると5
例えば第1図(b)に示す様に1100(16進)。
及び1160(161m)に変更され、ブランチ命令を
示すデータも601160 (16進)の様に変更され
る。第1図(C)は結合方法を変えた場合の例である。
モジュール外へのブランチ命令は相対アドレス形式プロ
グラムモジュールではモジュール外ブランチを示す特殊
コードで表わされ。
結合時に結合プ1つグラムにより他モジュールからブラ
ンチ先を探し出されて、第1図(01のアドレス104
.0(16進)の様に変換される。この結合プログラム
の処理によって実効アドレス形式プログラムとなるので
ある。
(3)従来技術と問題点 前述のプログラムが通信制御プログラムの場合、 iJ
!i信制御装置全体で共通に処理される共通モジュール
と、系統(回線)によって処理が異なる手順モジュール
とが結合して全体のプログラムが成り立っており、各系
統(回線)の要求に応じて共通モジュールと適時必要な
手順モジュール間でブランチを行いながら処理が行なわ
れる。この場合手順モジュールから或いは他の共通モジ
ュールから、共通モジュールへのブランチは第1図(c
+のアドレス1040(16進)の命令と同様に直接ブ
ランチを行っているが、共通モジュールから手順モジュ
ールへのブランチは1手順モジュールの先頭アドレスと
前もって記憶されているシーケンス番号とを加算したア
ドレスへブランチし、更にそのアドレスから手順モジュ
ール内の特定処理部アドレスへモジュール内ブランチを
行う間接ブランチ方式を取っている。これは通信システ
ムの目的、用途により、必要とする通信手順制御モジュ
ールの構成が異なる為、共通モジュールから特定モジュ
ールの特定処理部のアドレスへ直接ブランチする事がで
きない為である。
以上の通信制御プログラムにおける一般的な動作原理を
、第2図及び第3図により説明する。第2図はマイクロ
プログラム制御の通信制御装置の構成図である。21は
回線単位のデータ送受信機構である回線対応部、22は
中央処理装置とのインタフェースとなるインタフェース
制御部、23は通信制御プログラムの格納されているメ
モリー5一 部、27はプログラムを実行する処理機構である。
第3図は通信制御プログラムの一般的構成図であり、3
1は制御テーブルモジュール部、32は共通モジュール
部、33は各手順モジュール部、34ば回線単位の制御
データ格納部(LCW)である。共通モジュール部32
は中央処理装置からの指令を通知する為のインタフェー
ス制御部22による処理要求1回線対応部21からのビ
ット文字、或いはデータブロック単位の送信データ要求
受信データ処理要求1等によって起動される。共通モジ
ュール32はその時にハード的に通知される回線番号に
より制御テーブルモジュール31内の回線番号LCWア
ドレス対応テーブル(L CWT B L )を索引し
て対応するLCW34を検出し。
当該LCW内に前もってセントされているプログラムナ
ンバーPNO(中央処理装置からの回線属性を通知する
指令によりセットされるものであり。
当該回線を制御する手順モジュールの番号を示す)を取
出し、更に制御テーブルモジュール部31内のPNO−
手順モジュール先頭アドレス対応テ6− −プル(PNOTBL)により目的とする手順モジュー
ルの先頭アドレスを検出する。共通モジノ−ルは必要な
共通処理を完了後、起動原因が中央処理装置からの指令
による場合は先頭アドレスに指令コード値を加算したア
ドレス(CMDTBL領域)へブランチを行い、起動原
因が回線対応部21からの処理要求の場合は、先頭アド
レスにLCW内のPSQ (前もって手順モジュールに
よりセットされている次の処理要求に対するプログラム
シーケンス)値を加算したアドレス(PSQTB L領
域)へブランチを行う。CM D T B L領域及び
PSQTBL領域には手順モジュール内の特定処理部へ
のブランチ命令が格納されており、それを処理機能24
が実行する事により、共通モジュールから手順モジュー
ルへの間接ブランチが行われる事になる。
この様な構成にすることによって1通信制御システムが
異なり各回線による処理が異なってしまった場合でも、
共通モジュール及び手順モジj、−ルのプログラムの内
容は変えずにその組み合わせのみを変え5制御テ一ブル
モジユール部31及び回線単位の制御データ格納部34
を変更ず・るだけで対応できる。また同じ手順モジュー
ルへのブランチでも、中央処理装置からの指令コード値
又は各回線ごとの制御データ格納部34のPSQの値が
異なることによって該手順モジュール内のCMDTBL
領域又はPSQTBL領域へブランチするアドレスが異
なるため、それぞれのアドレスに格納される手順モジュ
ール内の特定処理部へのブランチ命令が異なることによ
って異なった処理を行うことができる。従来通信システ
ムごとに必要とする手順が異る為手順モジュールの組合
せがシステム各に異り、さらに通信制御装置内のメモリ
容量に限りがあるために、その都度複数の相対アドレス
形式プログラムモジュールから結合プログラムを通して
通信制御プログラムを作成しなければならないという問
題を有していた。またユーザーの通信システムの要求が
多種にわたる為に多大の工数を必要とした。
(4)発明の目的 本発明は前記問題点を解決するものであり、その目的は
、上記繁雑さを減少させるための通信制御装置内のプロ
グラム処理機構が実効アドレス形式に直したプログラム
ではなく相対アドレス形式プログラムを直接実行できる
ようにし、結合プログラム及びその処理を必要とせず、
相対アドレス形式プログラムモジュールのみを保持して
おき、必要なモジュールを装置内メモリに簡単なテーブ
ルを用いてローディングして実行させる事ができ。
さらに通信手順の追加或いは変更も容易に行う事を可能
とした相対アトルス形式プログラムを実行する通信制御
装置を提供することにある。
(5)発明の構成 本発明の上記目的は、通信制御装置に共通に使用可能な
少なくとも1個の共通制御モジュールと、前記通信制御
装置の通信制御手順を制御する複数の手順モジュールか
ら成る通信制御マイクロプログラムによって制御される
通信制御装置において、前記モジュールの格納されてい
るアドレス値を記憶する複数のレジスタを具備し、前記
モジュール9− 内の分岐においては前記複数のレジスタに格納されてい
るアドレス値に分岐先の相対アドレス値を加算した値を
実アドレスとして分岐する第1の分岐手段と、手順モジ
ュールから共通モジュール及び共通モジュール間の分岐
においては前記モジュール内の特定相対アドレスfI域
の分岐命令を検出して前記共通モジュール内の同一相対
アドレス領域へ分岐し、更に前記置載に記憶されている
前記共通モジュール内の特定プログラム処理部への分岐
命令を実行する第2の分岐手段より成ることを特徴とし
た相対アドレス形式プログラムを実行する通信制御装置
を提供することによって達成される。
(6)発明の実施例 以下図面を用いて本発明の詳細な説明する。
第4図は本発明の通信制御装置に於けるプログラム構成
図である。 2つの共通モジュール及び複数の手順モジ
ュールより成り、同図に示すようにそれぞれのモジュー
ルが相対アドレス形式のままで該通信制御装置内のメモ
リに格納される。
10− 従って各モジュールの命令のアドレスはメモリへの格納
順にメモリ内の実効アドレスとなるが、ブランチ命令な
どにおける分岐先アドレスは実効アドレスには変換され
ず、相対アドレスのまま格納される。図中41は制御テ
ーブルモジュール部、42は共通モジュール部、43は
各モジュール部、44は回線単位の制御データ格納部(
LCW)、45及び46は各々共通モジュール及び手順
モジュールの先頭アドレスを示すレジスタ5ADCn。
5ADHnである。 各レジスタS A D Co ”
 5ADCnの値は共通モジュール0,1、手順モジュ
ール0、■、2、の先頭アドレスを示しており、各モジ
ュールが該通信制御装置内のメモリに格納される際にす
なわちローディング時にその値がセットされる。
共通モジュールから手順モジュールへのブランチは従来
と同様に制御テーブルモジュール部41内の先頭アドレ
ス対応テーブルPNOTB (或いはそのかわりにレジ
スタ5ADHn) 、LCWTBL、LCW44、及び
各手順モジュール43のCMDTBL領域またはPSQ
TBL領域等を使用して行われる。
各モジュール内のブランチは、例えば手順モジュール4
3のモジュール0のCMDTBL部内のブランチ命令6
00200 (16進)のブランチ先がモジュール内相
対アドレス0200  (16進)を示すと仮定すると
、この命令を実行する処理機構が、レジスタ46内の5
ADHOの値0800(16進)を加算した値0AOO
(16進)の実効アドレス(メモリ上のアドレス)へブ
ランチする。 すなわち、モジュール内領域においては
、相対アドレスが明らかとなっているので、予めローデ
ィング時において求めた先頭アドレスに相対アドレスを
加算する。 そしてその加算した値が実効アドレスであ
るので、その値にブランチする。
次に手順モジュールまたは他の共通モジュールから共通
モジュールへのモジュール外ブランチについて説明する
。 まず各モジュール内のCTBLO領域は共通モジュ
ールOに関連づけらでいる。
第4図の場合、CTBLO領域は各モジュール内相対ア
ドレス0000  (16進)から0OIF(16進)
となっている。 そして共通モジュール1及び各手順モ
ジュールのCTBLO領域のすべてのアドレスには何も
命令を実行しないダミイ命令群が格納されており、共通
モジュールOのCTBLO領域にのみ同モジュールの特
定アドレスへのモジュール内ブランチ命令群が格納され
ている。 いま例えば、各手順モジュールの又は共通モ
ジュール1の処理部から共通モジュール0ヘブランチす
る場合、各モジュール内のブランチ命令は600010
 (16進)のように示される。
命令を実行する処理機構はこのブランチ命令を共通モジ
ュールOのCTBLO領域内の相対アドレス00.10
(16進)、へのブランチであると判断し、5ADCO
のレジスタ45内の価0100(16進)に該相対アド
レス0010(16進)を加算した値0110(16進
)へのブランチを実行する。 続いて該アドレス(実効
アドレス0110(16進))に格納されている共通モ
ジュール0の特定アドレスへのモジュール内ブランチ=
13− 命令によって該特定アドレスへブランチを実行する。 
以上によって各手順モジュール又は共通モジュール1か
ら共通モジュール0へのモジュール外ブランチが実現さ
れる。 すなわち相対アドレス0000(16進)から
0OIF(16進)を分岐先アドレスに持つブランチ命
令600000(16進)から60001F (16進
)のいずれかがあった場合、処理機構は共通モジュール
OのCTRLO領域内の相対アドレス0010(16進
)から0OIF(16進)のいずれかへのブランチと判
断する。 そして共通モジュール0のCTBLO領域内
の各相対アドレスに異なった分岐先アドレスを持つモジ
ュール内ブランチ命令を格納しておけば、他のモジュー
ルから共通モジュール0内の異なったアドレスへのモジ
ュール外ブランチが可能である。
次に各手順モジュールまたは共通モジュール0の処理部
から共通モジュールlヘゲランチする場合にはCTBL
I領域が用いられる。 第4図の場合CTBLI領域は
各モジュール内相対アドレ14− ス0020 (16進)から002F (16進)とな
っており、そして共通モジュールO及び各手順モジュー
ルのCTBLI領域の全てのアドレスにはダミイ命令群
が格納されており、共通モジュール1のCTBLI領域
にのみ同モジュールの特定アドレスへのモジュール内ブ
ランチ命令群が格納されている。 そして実際の各モジ
ュール内のブランチ命令は600020  (16進)
から60002F(16進)までのうちいずれか1つで
表わされ、共通モジュール0へのブランチの場合と同様
にして、処理機構が共通モジュール1のCTBLI領域
内へのブランチであると判断し、5ADCIレジスタ4
5内の値0600  (16進)に該ブランチ命令の分
岐先相対アドレス+0020(16進)から002F(
16進)のうちいずれか)を加算した値、すなわち06
20 (16進)から062F(16進)迄のうちいず
れかの実効アドレスへブランチを実行する。 続いて該
アドレスに格納されている共通モジュール1の特定アド
レスへのモジュール内ブランチ命令によって該特定アド
レスへブランチを実行することによって、各手順モジュ
ールまたは共通モジュールOから共通モジュール1への
モジュール外ブランチが実現される。
尚、レジスタS A D Cn 、  S A D H
nの代りにP N OT B Lをメモリ内固定アドレ
スに配置してPNOTBLで代用してもよい。 そして
このままではシステムごとに異なったPNOTBL、従
って制御テーブルモジュール41を作成しなければなら
ないが、各モジュールのメモリへのローディング時に、
ローグーがPNOTBLの各モジュールの先頭アドレス
を書き込むものとすれば、繁雑さを除くことができる。
さらに、前述の実施例においては例えば手順モジュール
0のCTBLO,CTBLIにはダミー命令が格納され
るがこの領域に分岐命令を格納し、この領域からの分岐
は全てモジュール外への分岐であるとすることも可能で
ある。 前述のような場合には、各モジュール処理にお
ける分岐命令はモジュールない分岐命令であり、特定の
領域例えば相対アドレス0000〜002F(16進)
にモジュール外への分岐命令が格納される。 すなわち
相対アドレス0000〜002F(16進)にモジュー
ル外分岐命令が集中して格納され、その領域内の分岐命
令を実行してモジュール外のモジュールに分岐する。
(6)発明の効果 上記詳述した動作により、共通上ジュールー手順モジュ
ール間及び共通モジュール相互間の間接ブランチが実現
され、ユーザの多種に亘る通信システムの要求に対して
通信システムごとに各モジュールを結合して実効アドレ
ス形式の通信制御プログラムを作成することなく、必要
モジュールを相対アドレス形式のプログラムのまま装置
内メモリにローディングして実効させることができる。
従って従来方式に比べてモジュール結合処理を必要とせ
ず、手順モジュールの変更、追加を容易に行うことがで
きる。
【図面の簡単な説明】
第1図(a) (b) (clは相対アドレス形式プロ
グラムと、=17= 複数モジュールを結合した1つの実効アドレス形式プロ
グラムとの関係図、第2図及び第3図は従来の通信制御
装置の構成とその制御プログラムの構成図、第4図は本
発明による通信制御装置におけるプログラムの構成図で
ある。 41・・・制御テーブルモジュール部   42・・・
共通モジュール部   43・・・手順モジュール部 
  44・・・制御データ格納部45.46・・・共通
モジュール部及び手順モジュール部の先頭アドレスを格
納するレジスタ5ADCO・・・共通モジュール部Oの
先頭アドレス格納レジスタ   5ADC1・・・共通
モジュール部lの先頭アドレス格納レジスフ5ADHO
〜5ADHn・・・手順モジュール部0〜手順モジュー
ル部nの先頭アドレス格納レジスタ 18− 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 通信制御装置に共通に使用可能な少なくとも1個の共通
    制御モジュールと、前記通信制御装置の通信制御手順を
    制御する複数の手順モジュールから成る通信制御マイク
    ロプログラムによって制御される通信制御装置において
    、前記モジュールの格納されているアドレス値を記憶す
    る複数のレジスタを具備し、前記モジュール内の分岐に
    おいては前記複数のレジスタに格納されているアドレス
    値に分岐先の相対アドレス値を加算した値を実アドレス
    として分岐する第1の分岐手段と、手順モジュールから
    共通モジュ−ル及び共通モジュール間の分岐においては
    前記モジュール内の特定相対アドレス領域の分岐命令を
    検出して前記共通モジュール内の同一相対アドレス領域
    へ分岐し、更に前記領域に記憶されている前記共通モジ
    ュール内の特定プログラム処理部への分岐命令を実行す
    る第2の分岐手段より成ることを特徴とした相対アドレ
    ス形式プログラムを実行する通信制御装置。
JP58055830A 1983-03-31 1983-03-31 相対アドレス形式プログラムを実行する通信制御装置 Pending JPS59180741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58055830A JPS59180741A (ja) 1983-03-31 1983-03-31 相対アドレス形式プログラムを実行する通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055830A JPS59180741A (ja) 1983-03-31 1983-03-31 相対アドレス形式プログラムを実行する通信制御装置

Publications (1)

Publication Number Publication Date
JPS59180741A true JPS59180741A (ja) 1984-10-13

Family

ID=13009883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58055830A Pending JPS59180741A (ja) 1983-03-31 1983-03-31 相対アドレス形式プログラムを実行する通信制御装置

Country Status (1)

Country Link
JP (1) JPS59180741A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297045A (ja) * 1985-10-23 1987-05-06 Hitachi Ltd オンラインシステムにおけるテーブルローディング方法
US4917311A (en) * 1988-09-27 1990-04-17 Mitsubishi Denki Kabushiki Kaisha Garbage disposer
US9744574B2 (en) 2010-10-27 2017-08-29 Voro Limited Method and apparatus for treating kitchen waste and a kitchen waste product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297045A (ja) * 1985-10-23 1987-05-06 Hitachi Ltd オンラインシステムにおけるテーブルローディング方法
US4917311A (en) * 1988-09-27 1990-04-17 Mitsubishi Denki Kabushiki Kaisha Garbage disposer
US9744574B2 (en) 2010-10-27 2017-08-29 Voro Limited Method and apparatus for treating kitchen waste and a kitchen waste product

Similar Documents

Publication Publication Date Title
EP0116591A1 (en) MULTIPROCESSOR SYSTEM FOR HANDLING CALLS BETWEEN PROCESSORS.
JPS59180741A (ja) 相対アドレス形式プログラムを実行する通信制御装置
JPH0430062B2 (ja)
JPH05233560A (ja) 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法
JPS59178543A (ja) 相対アドレス形式プログラム実行可能な通信制御装置
EP1527385A1 (en) Method and apparatus for accessing multiple vector elements in parallel
CN110147222B (zh) 运算装置及方法
JPH0353320A (ja) マイクロプログラム制御方式
JPS5835635A (ja) メモリ制御回路
JPH02136949A (ja) 入出力制御装置
JP2001154915A (ja) 情報処理装置
JPS6031646A (ja) デ−タ処理装置
JPS6327740B2 (ja)
JPS63208945A (ja) 情報処理装置
JPH0675793A (ja) 仮想計算機間データ送受信処理方法
JPS607295B2 (ja) デ−タ処理装置
JPH03184143A (ja) メモリアクセス方式
JPS58214930A (ja) デ−タ処理装置
JPH03102474A (ja) プライオリティ制御装置
JPS60181860A (ja) 割込み処理方式
JPS5931737B2 (ja) 多重制御デ−タ処理システム
JPS6146545A (ja) 入出力命令制御方法
JPS6095667A (ja) 外部アドレス空間高速アクセス方式
JPS62159272A (ja) ベクトル命令処理装置
JPH0616638B2 (ja) 通信制御処理装置の制御方式