JPH0616638B2 - 通信制御処理装置の制御方式 - Google Patents
通信制御処理装置の制御方式Info
- Publication number
- JPH0616638B2 JPH0616638B2 JP57173223A JP17322382A JPH0616638B2 JP H0616638 B2 JPH0616638 B2 JP H0616638B2 JP 57173223 A JP57173223 A JP 57173223A JP 17322382 A JP17322382 A JP 17322382A JP H0616638 B2 JPH0616638 B2 JP H0616638B2
- Authority
- JP
- Japan
- Prior art keywords
- command word
- logical line
- processing device
- data processing
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、通信制御処理装置、特に、マイクロプロセツ
サによる制御が行われる通信制御処理装置の制御方式に
関するものである。
サによる制御が行われる通信制御処理装置の制御方式に
関するものである。
この種通信制御処理装置は、(1)装置全体を制御するプ
ロセツサ、(2)ホストデータ処理装置側とのインタフエ
ースを制御するインタフエース制御部、(3)装置内の主
記憶装置、(4)外部回線を制御する回線制御部を備えて
いる。
ロセツサ、(2)ホストデータ処理装置側とのインタフエ
ースを制御するインタフエース制御部、(3)装置内の主
記憶装置、(4)外部回線を制御する回線制御部を備えて
いる。
このような通信制御処理装置においては、従来ホストデ
ータ処理装置側から、回線対応に読取つたコマンド語に
もとづいて処理が行なわれる。しかし、この方式でルー
プ通信システムなどのように、パケツト多重化された少
数高速回線を制御する場合、通信制御処理装置で同時に
処理できるコマンドは、回線の数だけとなり、コマンド
の同時処理能力が向上せず、スループツトが制限される
という問題がおこつてきた。
ータ処理装置側から、回線対応に読取つたコマンド語に
もとづいて処理が行なわれる。しかし、この方式でルー
プ通信システムなどのように、パケツト多重化された少
数高速回線を制御する場合、通信制御処理装置で同時に
処理できるコマンドは、回線の数だけとなり、コマンド
の同時処理能力が向上せず、スループツトが制限される
という問題がおこつてきた。
本発明の目的は、上記問題点を解決し、通信制御処理装
置の同時処理コマンド数をふやし、それによつて、デー
タ転送スループツトを向上できるようにした通信制御処
理装置の制御方式を提供することにある。
置の同時処理コマンド数をふやし、それによつて、デー
タ転送スループツトを向上できるようにした通信制御処
理装置の制御方式を提供することにある。
このような目的を達成するために、本発明においては、
ホストデータ処理装置からコマンド語を回線対応でな
く、論理回線対応に受けとるようにしたことに特徴があ
る。ここで、論理回線とは、伝送路によつて接続されて
いる各計算機に複数存在する通信プロセス（プログラ
ム）相互の間に定義される論理的な（プログラム上の）
回線である。通信プロセス相互は、この論理回線を用い
て、メッセージの授受を行う。
ホストデータ処理装置からコマンド語を回線対応でな
く、論理回線対応に受けとるようにしたことに特徴があ
る。ここで、論理回線とは、伝送路によつて接続されて
いる各計算機に複数存在する通信プロセス（プログラ
ム）相互の間に定義される論理的な（プログラム上の）
回線である。通信プロセス相互は、この論理回線を用い
て、メッセージの授受を行う。
通常、論理回線は、実回線１本に対して、500程度は定
義できるので、本発明による通信制御処理装置は、実回
線が１本でも５００程度のコマンド語を同時に処理でき
ることになる。
義できるので、本発明による通信制御処理装置は、実回
線が１本でも５００程度のコマンド語を同時に処理でき
ることになる。
以下、本発明の一実施例を図面を参照しつつ説明する。
第１図は、本発明の主たる適用システムであるループ通
信システムの一例の構成を示す。
信システムの一例の構成を示す。
第１図において、１はホストデータ処理装置、２は通信
制御処理装置、３はループインタフエース装置、４はル
ープ通信路、５は端末データ処理装置である。
制御処理装置、３はループインタフエース装置、４はル
ープ通信路、５は端末データ処理装置である。
第２図は本発明に係る通信制御処理装置の一実施例の構
成を示す図である。
成を示す図である。
第２図において、６は通信制御処理装置２の全体の制御
を行うプロセツサ、７は通信制御処理装置２内の主記憶
装置であつて、コマンド語がホストデータ処理装置１側
から読取られて保持される装置、８はホストデータ処理
装置１とのインタフエース制御部、９は回線制御部であ
る。
を行うプロセツサ、７は通信制御処理装置２内の主記憶
装置であつて、コマンド語がホストデータ処理装置１側
から読取られて保持される装置、８はホストデータ処理
装置１とのインタフエース制御部、９は回線制御部であ
る。
回線を制御するに当つて、通信制御処理装置２はホスト
・データ処理装置１側からコマンド語をフエツチして、
主記憶装置７上に保持しておいて、当該コマンド語に対
応して処理を進める。
・データ処理装置１側からコマンド語をフエツチして、
主記憶装置７上に保持しておいて、当該コマンド語に対
応して処理を進める。
ループ通信路４で接続されたホストデータ処理装置１、
端末データ処理装置５等の計算機には、複数の通信プロ
セスが存在し、それらの間には、前述の論理回線が定義
されている。論理回線には、番号（＃１〜＃５１１）が
付されている。この論理回線番号は、各計算機内でユニ
ークに付される。
端末データ処理装置５等の計算機には、複数の通信プロ
セスが存在し、それらの間には、前述の論理回線が定義
されている。論理回線には、番号（＃１〜＃５１１）が
付されている。この論理回線番号は、各計算機内でユニ
ークに付される。
ホストデータ処理装置１は、コマンド語に、発信論理回
線番号と着信論理回線番号を指定して、通信制御処理装
置２を起動する。
線番号と着信論理回線番号を指定して、通信制御処理装
置２を起動する。
通信制御処理装置２のプロセツサ６は、ホストデータ処
理装置１からインタフエース８経由で、コマンド語をフ
エツチし、論理回線番号対応に主記憶装置７に保持す
る。以下の処理は、このコマンド語に対応して進める。
理装置１からインタフエース８経由で、コマンド語をフ
エツチし、論理回線番号対応に主記憶装置７に保持す
る。以下の処理は、このコマンド語に対応して進める。
この方式によれば、コマンド語は、論理回線対応に並列
処理することができる。
処理することができる。
この方式で、コマンド語の保持に必要な主記憶装置７の
容量が、多く必要になるとき、例えば、５００×５０＝
２５０００バイト程度も必要となり実用的でないときに
は、次に述べる工夫を行う。
容量が、多く必要になるとき、例えば、５００×５０＝
２５０００バイト程度も必要となり実用的でないときに
は、次に述べる工夫を行う。
まず、第３図に示すように、主記憶装置７に設けられた
コマンド語保持エリアを、２つの部分に分ける。第１の
部分は、論理回線対応に設ける論理回線制御テーブル
（必要メモリ容量は、論理回線にあたり２〜４バイト）
１２であり、第２の部分はコマンド語格納エリア１３で
あり、ホストデータ処理装置１からフエツチしたコマン
ド語を、この格納エリア１３に保持する（ワークエリア
も含め１コマンド語あたり５０バイト程度必要）。
コマンド語保持エリアを、２つの部分に分ける。第１の
部分は、論理回線対応に設ける論理回線制御テーブル
（必要メモリ容量は、論理回線にあたり２〜４バイト）
１２であり、第２の部分はコマンド語格納エリア１３で
あり、ホストデータ処理装置１からフエツチしたコマン
ド語を、この格納エリア１３に保持する（ワークエリア
も含め１コマンド語あたり５０バイト程度必要）。
コマンド語格納エリア１３のコマンド語対応のエリアを
以下の説明では物理チャネルと呼ぶことにする。ホスト
データ処理装置が同時並列的に必要とするコマンド語格
納エリアの物理チャネル数は、ホストデータ処理装置が
定義し得る論理回線の数よりも少なく、本実施例では、
物理チャネルの実用上の必要最大個数を１２８としてい
る。物理チヤネルには、物理チヤネル番号と呼ぶ順序番
号が付されている。一方、論理回線制御テーブル１２
は、物理チヤネルとの対応付けを管理するもので、論理
回線毎におかれ、論理回線番号によつて識別される。
以下の説明では物理チャネルと呼ぶことにする。ホスト
データ処理装置が同時並列的に必要とするコマンド語格
納エリアの物理チャネル数は、ホストデータ処理装置が
定義し得る論理回線の数よりも少なく、本実施例では、
物理チャネルの実用上の必要最大個数を１２８としてい
る。物理チヤネルには、物理チヤネル番号と呼ぶ順序番
号が付されている。一方、論理回線制御テーブル１２
は、物理チヤネルとの対応付けを管理するもので、論理
回線毎におかれ、論理回線番号によつて識別される。
第４図は論理回線制御テーブル１２の一例を示すもの
で、論理回線が使われているかどうか等を示す制御フラ
グと物理チヤネルの番号とからなつている。
で、論理回線が使われているかどうか等を示す制御フラ
グと物理チヤネルの番号とからなつている。
また、第５図はコマンド語の構成例を示すもので、メツ
セージの送信、受信指令等のコマンドと、発信論理回線
番号と、着信論理回線番号と、ホストデータ処理装置１
の主記憶装置のメモリアドレスと、転送データバイト数
とからなつている。
セージの送信、受信指令等のコマンドと、発信論理回線
番号と、着信論理回線番号と、ホストデータ処理装置１
の主記憶装置のメモリアドレスと、転送データバイト数
とからなつている。
さらに、第６図(a)および(b)は通信制御処理装置での制
御の一例のフローを示すものである。
御の一例のフローを示すものである。
以下、通信制御処理装置の動作につき第６図を参照しな
がら詳細に説明する。
がら詳細に説明する。
コマンド語のフエツチに先立つて、未使用の物理チヤネ
ル１３があるかどうかが調べられ（第６図(a)のブロツ
ク２１）、未使用の物理チヤネル１３があれば、そのう
ちの１つをとり出す。このとり出した物理チヤネルの番
号をｊとする。
ル１３があるかどうかが調べられ（第６図(a)のブロツ
ク２１）、未使用の物理チヤネル１３があれば、そのう
ちの１つをとり出す。このとり出した物理チヤネルの番
号をｊとする。
次に、ホストデータ処理装置１から、コマンド語をフエ
ツチし、あらかじめとり出してあつた番号ｊの物理チヤ
ネル１３−ｊにセツトする（第６図（ａ）のブロツク２
２）。この後、コマンド語が調べられ、コマンド語に指
定された論理回線番号ｘに相当する論理制御テーブル１
２−ｘに、物理チヤネルの番号ｊをセツトする（第６図
(a)のブロツク２３）。しかる後、フエツチしたコマン
ド語の処理を、この物理チヤネル１３−ｊを用いて行
う。
ツチし、あらかじめとり出してあつた番号ｊの物理チヤ
ネル１３−ｊにセツトする（第６図（ａ）のブロツク２
２）。この後、コマンド語が調べられ、コマンド語に指
定された論理回線番号ｘに相当する論理制御テーブル１
２−ｘに、物理チヤネルの番号ｊをセツトする（第６図
(a)のブロツク２３）。しかる後、フエツチしたコマン
ド語の処理を、この物理チヤネル１３−ｊを用いて行
う。
まず、コマンド語の中のコマンドをとり出し、コマンド
が送信かを判定する（第６図(a)のブロツク２４）。
が送信かを判定する（第６図(a)のブロツク２４）。
送信の場合、コマンド語に定義されたメモリアドレスを
用いて、ホストデータ処理装置１より、メツセージをイ
ンタフエース８経由で、主記憶装置７に転送する（第６
図(a)のブロツク２５）。次に、このメツセージに必要
な制御情報（これには、発信論理回線番号、着信論理回
線番号が含まれる。）を付加した後（第６図(a)のブロ
ツク２６）、回線制御部９を通して、ループインタフエ
ース装置３に送出し、不要となった当該物理チヤネル１
３−ｊと論理回線制御テーブル１２−ｘの物理チヤネル
番号ｊを解放する（第６図(a)のブロツク２７）。
用いて、ホストデータ処理装置１より、メツセージをイ
ンタフエース８経由で、主記憶装置７に転送する（第６
図(a)のブロツク２５）。次に、このメツセージに必要
な制御情報（これには、発信論理回線番号、着信論理回
線番号が含まれる。）を付加した後（第６図(a)のブロ
ツク２６）、回線制御部９を通して、ループインタフエ
ース装置３に送出し、不要となった当該物理チヤネル１
３−ｊと論理回線制御テーブル１２−ｘの物理チヤネル
番号ｊを解放する（第６図(a)のブロツク２７）。
コマンドが受信であつた場合は、物理チヤネルのステー
タスを受信状態にして、メツセージの到着を待つ（第６
図(a)のブロツク２８）。
タスを受信状態にして、メツセージの到着を待つ（第６
図(a)のブロツク２８）。
メツセージが到着すると、受信メツセージの制御ヘツダ
にセツトされる論理回線番号ｘから、まず番号ｘの論理
回線制御テーブル１２−ｘをたどり（第６図(b)のブロ
ツク３１）、そこに定義されている物理チヤネル番号ｊ
をとり出す（第６図(b)のブロツク３２）。しかる後、
この物理チヤネル番号ｊより、番号ｊの物理チヤネル１
３−ｊをたどり、物理テーブル１３−ｊが受信待ちの状
態になっているか否かをチエツクする（第６図(b)のブ
ロツク３３）。以下の処理は、この物理チヤネル１３−
ｊに保持されているコマンド語を解釈することによつて
行われる。すなわち、コマンド語に定義されたメモリア
ドレスによつて、受信メツセージを格納すべきホストデ
ータ処理装置１のメモリ位置を知り、そこへ、受信メツ
セージを転送し、不要となった当該物理チヤネル１３−
ｊと論理回線制御テーブル１２−ｘの物理チヤネル番号
ｊを解放する（第６図(b)のブロツク３４）。
にセツトされる論理回線番号ｘから、まず番号ｘの論理
回線制御テーブル１２−ｘをたどり（第６図(b)のブロ
ツク３１）、そこに定義されている物理チヤネル番号ｊ
をとり出す（第６図(b)のブロツク３２）。しかる後、
この物理チヤネル番号ｊより、番号ｊの物理チヤネル１
３−ｊをたどり、物理テーブル１３−ｊが受信待ちの状
態になっているか否かをチエツクする（第６図(b)のブ
ロツク３３）。以下の処理は、この物理チヤネル１３−
ｊに保持されているコマンド語を解釈することによつて
行われる。すなわち、コマンド語に定義されたメモリア
ドレスによつて、受信メツセージを格納すべきホストデ
ータ処理装置１のメモリ位置を知り、そこへ、受信メツ
セージを転送し、不要となった当該物理チヤネル１３−
ｊと論理回線制御テーブル１２−ｘの物理チヤネル番号
ｊを解放する（第６図(b)のブロツク３４）。
本発明の実施例によれば、ホストデータ処理装置からの
コマンド語は、回線に対してではなく、論理回線に対し
て作用するようになされるので、回線の数が少くても、
同時処理できるコマンドの語数は多くとれ、スループツ
トも向上する。例えば、ループ通信の如き、回線が１本
の場合にも、１２８程度の同時処理コマンド数が得られ
る。
コマンド語は、回線に対してではなく、論理回線に対し
て作用するようになされるので、回線の数が少くても、
同時処理できるコマンドの語数は多くとれ、スループツ
トも向上する。例えば、ループ通信の如き、回線が１本
の場合にも、１２８程度の同時処理コマンド数が得られ
る。
また、コマンド語保持エリアを２つの部分に分け、ホス
トデータ処理装置には５１１のコマンド語を保持できる
ようにみせるが、実際の保持エリアは実用上の必要最大
個数１２８語分とする方式により、ホストデータ処理装
置とのインタフエースを単純にしつつ、コマンド語保持
のために必要となる通信制御処理装置の主記憶装置の容
量を少くすることができる。具体例では、５１×５０−
（５１１×４＋１２８×５０） ＝１７１０６バイト少
くすることができる。
トデータ処理装置には５１１のコマンド語を保持できる
ようにみせるが、実際の保持エリアは実用上の必要最大
個数１２８語分とする方式により、ホストデータ処理装
置とのインタフエースを単純にしつつ、コマンド語保持
のために必要となる通信制御処理装置の主記憶装置の容
量を少くすることができる。具体例では、５１×５０−
（５１１×４＋１２８×５０） ＝１７１０６バイト少
くすることができる。
以上述べたように、本発明によれば、通信制御処理装置
の同時処理コマンド数を増加し、それによつて、データ
転送スループツトを向上できる。
の同時処理コマンド数を増加し、それによつて、データ
転送スループツトを向上できる。
第１図は本発明を適用するループ通信システムの一例の
構成を示す図、第２図は本発明に係る通信制御処理装置
の一例の構成を示す図、第３図は本発明の中心となるコ
マンド語保持エリアの一例の構成を示す図、第４図は論
理回線制御テーブルの一例の構成を示す図、第５図はコ
マンド語の一例の構成を示す図、第６図は本発明による
処理の流れの一例を示すフローチヤートである。 １……ホストデータ処理装置、２……通信制御処理装
置、６……プロセツサ、７……主記憶装置、１１……コ
マンド語保持エリア、１２……論理回線制御テーブル、
１３……論理チヤネル。
構成を示す図、第２図は本発明に係る通信制御処理装置
の一例の構成を示す図、第３図は本発明の中心となるコ
マンド語保持エリアの一例の構成を示す図、第４図は論
理回線制御テーブルの一例の構成を示す図、第５図はコ
マンド語の一例の構成を示す図、第６図は本発明による
処理の流れの一例を示すフローチヤートである。 １……ホストデータ処理装置、２……通信制御処理装
置、６……プロセツサ、７……主記憶装置、１１……コ
マンド語保持エリア、１２……論理回線制御テーブル、
１３……論理チヤネル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 悟 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 末木 雅夫 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (56)参考文献 特開 昭56−140742（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数の通信プロセスを並列的に実行するデ
ータ処理装置と結合され、伝送路を介して他の複数の通
信制御処理装置と接続されて１つのネットワークを構成
している通信制御処理装置において、 上記データ処理装置が生成した通信制御のためのコマン
ド語を一時的に記憶するための所定容量のコマンド語格
納領域（１３）と、 上記データ処理装置の各通信プロセスと他のデータ処理
装置の通信プロセスとの間に定義される論理回線の番号
対応に設けられた複数の記憶エリアを有し、論理回線番
号対応に少なくとも上記コマンド語格納領域に存在する
コマンド語をアクセスするためのポインタ情報を記憶す
る論理回線制御テーブル（１２）とを備え、 データ処理装置からコマンド語を受け取った時、該コマ
ンド語を上記コマンド語格納領域の空きエリアに格納
し、 少なくとも他の通信制御装置からのメッセージの受信を
指定しているコマンド語については、該コマンドの格納
エリアを指すポインタ情報を上記コマンド語を指定して
いる論理回線番号と対応した上記論理回線制御テーブル
内の記憶エリアに登録しておき、 上記コマンド語がメッセージの送信を指令している場合
は、該コマンド語が指定しているメモリアドレスの基づ
いて送信メッセージを読み出し、上記論理回線番号を含
むヘッダ情報を付加して上記伝送路に送信処理し、 上記伝送路からメッセージを受信した場合、該メッセー
ジのヘッダに含まれる論理回線番号に基づいて上記論理
回線制御テーブルをアクセスし、上記論理回線番号と対
応するポインタ情報の状態または該ポインタ情報で特定
されるコマンド語の状態に応じて、上記受信メッセージ
を処理することを特徴とする通信制御処理装置の制御方
式。 - 【請求項２】前記コマンド語格納領域に格納できるコマ
ンド語の個数を前記論理回線制御テーブルに設ける記憶
エリアの個数より少なくしておき、該コマンド語格納領
域に空きエリアがあれば、前記データ処理装置から新た
なコマンド語を受け取って上記空きエリアおよび上記論
理回線制御テーブルへの情報書き込み処理を行ない、上
記コマンド語格納領域に空きエリアがない場合は、空き
エリアができる迄、前記データ処理装置からの新たなコ
マンド語の受け取りを一時的に停止することを特徴とす
る第１項に記載の通信制御処理装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173223A JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173223A JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963836A JPS5963836A (ja) | 1984-04-11 |
| JPH0616638B2 true JPH0616638B2 (ja) | 1994-03-02 |
Family
ID=15956413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173223A Expired - Lifetime JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616638B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363093A (en) * | 1980-03-10 | 1982-12-07 | International Business Machines Corporation | Processor intercommunication system |
| JPS56149853A (en) * | 1980-04-23 | 1981-11-19 | Fujitsu Ltd | Control memory access system of communication control unit |
| JPS5789127A (en) * | 1980-11-25 | 1982-06-03 | Nec Corp | Controlling system for input-output instruction |
-
1982
- 1982-10-04 JP JP57173223A patent/JPH0616638B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963836A (ja) | 1984-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173783A (en) | Method of accessing paged memory by an input-output unit | |
| US4272819A (en) | Inter-subsystem direct transfer system | |
| US5214759A (en) | Multiprocessors including means for communicating with each other through shared memory | |
| US5386566A (en) | Inter-processor communication method for transmitting data and processor dependent information predetermined for a receiving process of another processor | |
| KR960006503B1 (ko) | 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법 | |
| US4956771A (en) | Method for inter-processor data transfer | |
| EP0116591A1 (en) | MULTIPROCESSOR SYSTEM FOR HANDLING CALLS BETWEEN PROCESSORS. | |
| US5148527A (en) | Interface for independently establishing a link and transmitting high level commands including logical addresses from dedicated microprocessor to shared intelligent memory | |
| JPH02288927A (ja) | 共有メモリ管理方式 | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| US6212543B1 (en) | Asymmetric write-only message queuing architecture | |
| US4878197A (en) | Data communication apparatus | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| JPH0616638B2 (ja) | 通信制御処理装置の制御方式 | |
| JPS6184710A (ja) | 群管理システムにおけるｎｃデ−タ転送方法 | |
| US6356938B1 (en) | System and method for transmission of information packets between provider and consumer processors | |
| KR100227781B1 (ko) | 이동통신 시스템 기지국에서의 트래픽 데이터의 실시간 처리 방법 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPS59146347A (ja) | プロセス間通信方式 | |
| JPS59180741A (ja) | 相対アドレス形式プログラムを実行する通信制御装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| KR20000060337A (ko) | 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법 | |
| CN117666925A (zh) | 执行指令的方法、装置、服务器及系统 | |
| JPH05250332A (ja) | 電子機器 |