JPS63208945A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63208945A JPS63208945A JP4346387A JP4346387A JPS63208945A JP S63208945 A JPS63208945 A JP S63208945A JP 4346387 A JP4346387 A JP 4346387A JP 4346387 A JP4346387 A JP 4346387A JP S63208945 A JPS63208945 A JP S63208945A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- unit
- register
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は情報処理装置に係り、特に情報処理装置内の汎
用レジスタ群のストア処理の高速化に関するものである
。
用レジスタ群のストア処理の高速化に関するものである
。
〈従来の技術〉
従来、情報処理装置において、複数汎用レジスタの内容
をスタックにストアすることを指示する命令により、汎
用レジスタ群の内容をスタックにストアすることを指示
する場合、次のような手順で汎用レジスタ群の内容をス
タックに転送していた。まず、ｒＰＵＳＨＭ １ ｉ
ｓ ｔＪ （以下レジスタ退避命令と略す）の命令
を与える。この命令は、レジスタ・リスト・オペランド
（ｌ ｉ ｓ ｔ）で指定されるレジスタ・リストに従
って汎用レジスタの内容をスタックにストアさせる。こ
のレジスタ退避命令によりレジスタ・リストで指定され
た汎用レジスタの内容だけがスタックにストアされる。
をスタックにストアすることを指示する命令により、汎
用レジスタ群の内容をスタックにストアすることを指示
する場合、次のような手順で汎用レジスタ群の内容をス
タックに転送していた。まず、ｒＰＵＳＨＭ １ ｉ
ｓ ｔＪ （以下レジスタ退避命令と略す）の命令
を与える。この命令は、レジスタ・リスト・オペランド
（ｌ ｉ ｓ ｔ）で指定されるレジスタ・リストに従
って汎用レジスタの内容をスタックにストアさせる。こ
のレジスタ退避命令によりレジスタ・リストで指定され
た汎用レジスタの内容だけがスタックにストアされる。
第５図は上記レジスタ退避命令を実行する情報処理装置
のブロック図である。第５図において。
のブロック図である。第５図において。
５０１は命令解読部（以下、ＩＤＵと略す）、５０２は
デコード済み命令を一旦記憶するためのレジスタ（以下
、ＩＤＱと略す’）、５０３は命令実行部（ＥＸＵ）
、５０４は主記憶装！ｉ！５０７から読み込んだデータ
を記憶するレジスタ（以下ＯＰＲと略す）、５０５は実
行結果を一旦記憶するためのレジスタ（以下、ＯＰＷと
略す）、５０６は主記憶装置制御部（ＢＣＵ、）、５０
７は主記憶装置（ＭＳ）をそれぞれ示している６ 第５図に示された回路により複数の汎用レジスタの内容
をスタックヘスドアする時には、まずレジスタ退避命令
が、ＩＤＵ３０１によってデコードされる。このデコー
ドされた命令はレジスタ５０２に記憶される。この時、
Ｉ ＤＵ５０１は次の命令をプリフェッチしたりするこ
とはない。命令実行部５０３はレジスタ５０２の情報に
基づきレジスタ退避命令であることを理解して、主記憶
装置制御部５０６に命令実行部５０３の指定する汎用レ
ジスタの内容を主記憶装置５０７のスタックヘスドアす
ることを指示する。それら指定された汎用レジスタの内
容はレジスタ５０５を経由して主記憶装置５０７内のス
タックへ移送される。しかる後に、次に実行すべき命令
のデコード、実行、実行結果の格納を開始する。
デコード済み命令を一旦記憶するためのレジスタ（以下
、ＩＤＱと略す’）、５０３は命令実行部（ＥＸＵ）
、５０４は主記憶装！ｉ！５０７から読み込んだデータ
を記憶するレジスタ（以下ＯＰＲと略す）、５０５は実
行結果を一旦記憶するためのレジスタ（以下、ＯＰＷと
略す）、５０６は主記憶装置制御部（ＢＣＵ、）、５０
７は主記憶装置（ＭＳ）をそれぞれ示している６ 第５図に示された回路により複数の汎用レジスタの内容
をスタックヘスドアする時には、まずレジスタ退避命令
が、ＩＤＵ３０１によってデコードされる。このデコー
ドされた命令はレジスタ５０２に記憶される。この時、
Ｉ ＤＵ５０１は次の命令をプリフェッチしたりするこ
とはない。命令実行部５０３はレジスタ５０２の情報に
基づきレジスタ退避命令であることを理解して、主記憶
装置制御部５０６に命令実行部５０３の指定する汎用レ
ジスタの内容を主記憶装置５０７のスタックヘスドアす
ることを指示する。それら指定された汎用レジスタの内
容はレジスタ５０５を経由して主記憶装置５０７内のス
タックへ移送される。しかる後に、次に実行すべき命令
のデコード、実行、実行結果の格納を開始する。
第６図はこの時のタイミングを表したものである。第６
図から明らかなように、レジスタ退避命令と後続の命令
は並行して動作せず、最大限の実行速度は得ていないこ
とがわかる。
図から明らかなように、レジスタ退避命令と後続の命令
は並行して動作せず、最大限の実行速度は得ていないこ
とがわかる。
〈発明が解決しようとする問題点〉
しかしながら、上記従来例では、レジスタ退避命令を実
行すると該レジスタ退避命令の実行が完全に終了するま
で以降の命令が実行されないので、レジスタ退避命令の
実行時間が長くなってしまい、情報処理装置を有効に動
作させられないという問題点があった。
行すると該レジスタ退避命令の実行が完全に終了するま
で以降の命令が実行されないので、レジスタ退避命令の
実行時間が長くなってしまい、情報処理装置を有効に動
作させられないという問題点があった。
したがって、本発明の目的は情報処理装置における汎用
レジスタの内容のストア処理を高速化することである。
レジスタの内容のストア処理を高速化することである。
〈問題点を解決するための手段〉
本発明は次の命令以降で更新されない汎用レジスタ内容
のストアは後回しにして構わないことに着目してなされ
たものであり、データの一時的保存命令を含む複数種類
の命令を順次デコードする命令解読部と、デコードされ
た命令を実行する命令実行部と、データを記憶する第１
記憶部と、第２記憶部と、該第２記憶部を制御する記憶
制御部とを有し、上記命令解読部と命令実行部と記憶制
御部とが並行動作可能な情報処理装置において。
のストアは後回しにして構わないことに着目してなされ
たものであり、データの一時的保存命令を含む複数種類
の命令を順次デコードする命令解読部と、デコードされ
た命令を実行する命令実行部と、データを記憶する第１
記憶部と、第２記憶部と、該第２記憶部を制御する記憶
制御部とを有し、上記命令解読部と命令実行部と記憶制
御部とが並行動作可能な情報処理装置において。
上記第１記憶部に記憶されているデータを第２記憶部に
転送する転送部と、該転送部により第２記憶部に転送さ
れたデータを記憶していた第１記憶部を上記転送部の指
示により特定するフラグ部とをさらに具え、上記命令解
読部がデータの一時的保存命令をデコードすると上記命
令実行部は上記転送部に上記第１記憶部に記憶されてい
るデータの第２記憶部への転送開始を指示し、しかる後
に上記命令解読部でデコードされた後続する命令の実行
を行ない、該後続する命令が上記第１記憶部のデータ書
き換えを要求しているときは上記フラグ部を参照してす
でにデータの転送が完了しているならデータの書き換え
を実行し、データの転送が完了していないならデータの
転送完了まで待機することを特徴としている。
転送する転送部と、該転送部により第２記憶部に転送さ
れたデータを記憶していた第１記憶部を上記転送部の指
示により特定するフラグ部とをさらに具え、上記命令解
読部がデータの一時的保存命令をデコードすると上記命
令実行部は上記転送部に上記第１記憶部に記憶されてい
るデータの第２記憶部への転送開始を指示し、しかる後
に上記命令解読部でデコードされた後続する命令の実行
を行ない、該後続する命令が上記第１記憶部のデータ書
き換えを要求しているときは上記フラグ部を参照してす
でにデータの転送が完了しているならデータの書き換え
を実行し、データの転送が完了していないならデータの
転送完了まで待機することを特徴としている。
〈作用〉
上記構成に係る情報処理装置では命令解読部がデータの
一時的保存命令を解読すると命令実行部は転送部に第１
記憶部から第２記憶部へのデータの転送を指示し、その
間命令解読部は後続する命令をデコードする。したがっ
て、命令実行部はデータ転送の指示後、直ちに後続する
命令の実行に取りかかれ、転送部は命令実行部から独立
して第１記憶部から第２記憶部へのデータの転送を実行
しつつ、フラグ部を制御する。命令実行部が後続する命
令により第１記憶部のデータ書き換えを実行するときは
、まずフラグ部を参照し、データ転送が完了していれば
データ書き換えを実行し、未完了なら完了まで待機する
６ したがって、従来、例えば、レジスタ退避命令の実行時
には指定された汎用レジスタについては以降の命令で更
新されない汎用レジスタの内容のストアもすべて終了し
なければ、次の命令の実行に移ることはできなかったが
、本発明ではレジスタ退避命令の以降の命令が汎用レジ
スタの内容を更新しない命令の場合、あるいはすでにス
トアされた汎用レジスタの内容の更新を行なう命令の場
合には、以降の命令の実行を汎用レジスタの内容のスタ
ックへのストアより先に行なうということが可能となる
。
一時的保存命令を解読すると命令実行部は転送部に第１
記憶部から第２記憶部へのデータの転送を指示し、その
間命令解読部は後続する命令をデコードする。したがっ
て、命令実行部はデータ転送の指示後、直ちに後続する
命令の実行に取りかかれ、転送部は命令実行部から独立
して第１記憶部から第２記憶部へのデータの転送を実行
しつつ、フラグ部を制御する。命令実行部が後続する命
令により第１記憶部のデータ書き換えを実行するときは
、まずフラグ部を参照し、データ転送が完了していれば
データ書き換えを実行し、未完了なら完了まで待機する
６ したがって、従来、例えば、レジスタ退避命令の実行時
には指定された汎用レジスタについては以降の命令で更
新されない汎用レジスタの内容のストアもすべて終了し
なければ、次の命令の実行に移ることはできなかったが
、本発明ではレジスタ退避命令の以降の命令が汎用レジ
スタの内容を更新しない命令の場合、あるいはすでにス
トアされた汎用レジスタの内容の更新を行なう命令の場
合には、以降の命令の実行を汎用レジスタの内容のスタ
ックへのストアより先に行なうということが可能となる
。
〈実施例〉
以下１本発明の実施例について１図面を用いて説明する
。
。
第１図は本発明の第１実施・例に係る情報処理装置の構
成を示すブロック図であり、第２図は、第１実施例にお
ける複数の汎用レジスタの内容を主記憶装置内のスタッ
クヘスドアするときの動作を説明するタイミング図であ
る。
成を示すブロック図であり、第２図は、第１実施例にお
ける複数の汎用レジスタの内容を主記憶装置内のスタッ
クヘスドアするときの動作を説明するタイミング図であ
る。
第１図において、１０１は命令解読機（ＩＤＵ）、１０
２はＩＤＵＩＯＩのデコード済み情報をより Ｑ １０
３ ニ送るバＸ、１０３はＩＤＵＩＯＩからバス１０２
を通して転送されたデコード済み情報を記憶するレジス
タ（以下、ＩＤＱと略す。）、１０４は汎用レジスタ群
１２１の内容をＩＤＵ／ＥＸＵに転送するバス（以下、
ＥＢＵＳと略す）、１０５はＩＤＱ１０３（７）デコー
ド済み情報をＥＸＵ１０６に転送するバス、１０６は命
令実行部（ＥＸＵ） 、Ｌｏ７は主記憶装置１１５から
ｏｐＲ１０８に読み込んだデータをＥＸＵ１０６に転送
するバス、１０８はＢＣＵＩＩＯが主記憶装置１１５か
ら読み込んだデータを記憶するレジスタ（以下、ＯＰＲ
と略す）、１０９はＢＣＵＩＩＯが主記憶装置から読み
込んだデータを０ＰＲＩＯ８に転送するバス、１１０は
主記憶装置制御部（ＢＣＵ） 、１１１は実行結果を保
持する。ＰＷ１１２の内容をＢＣＵｌｌｏに転送するバ
ス、１１２はＥＸＵが得た実行結果を記憶するレジスタ
（以下、ｏｐｗと略す）、１１３は実行結果をＥＸＵ
１０６から０ＰＷ１１２に転送するバス、１１４は主記
憶装置１１５からデータを読み込み／書き込みするため
のデータバス、１１５は主記憶袋Ｗ（以下、ＭＳと略す
）、１１６はデコード済み情報１０３をＥＸＣＨＫＩ
１８に知らせるバス、１１７はＥＸＵ１０６に対して命
令の実行を中断／−再開することを指示する信号（以下
、ＷＡＩＴＥＸＵと略す）の信号線、１１８はＩＤＱの
命令コードが汎用レジスタの内容を変更する命令で、か
つその変更される汎用レジスタが、ストア済みレジスタ
フラグ１２０の該当する部分が”１″の場合には、ＥＸ
Ｕ１０６に対してウェイト信号ＷＡＩＴＥＸＵを出力す
るハードウェア（以下、ＥＸＣＨＫと略す）、１１９は
フラグレジスタ１２０の内容をＥＸＣＨＫＩ １８に知
らせるためのバス、１２０は主記憶装置にストアが済ん
だレジスタを示すフラグを汎用レジスタの数だけまとめ
たフラグレジスタ（以下、ストア済みレジスタフラグと
呼ぶ）、１２１は汎用レジスタ群、１２２は汎用レジス
タ群１２１の内容を５ＴＨＷ１２５に転送するバス、１
２３はＥＸＵ１０６から５ＴＨＷ１２５に対して、レジ
スタストアを開始することを指示する信号（以下、ＳＴ
ＣＭＤと略す）の信号線、１２４は汎用レジスタ群１２
１から主記憶装置内のスタック領域へのストアが済んだ
ことをストア済みレジスタフラグ１２０に知らせる信号
の信号線、１２５は汎用レジスタ群１２１の内容を主記
憶装置内のスタックに転送するための転送部（以下、５
ＴＨＷと略す）、１２６は汎用レジスタ群１２１から読
み込んだ汎用レジスタ群の内容を主記憶装置に転送する
バスをそれぞれ示している。また、第２図において、２
０１はＩＤＵｌｏｌの命令デコードのタイミングを、２
０２はＥＸＵ１０６の命令実行のタイミングを、２０３
はＢＣＵＩＩＯの動作のタイミングを、２０４は５ＴＨ
Ｗ１２５の動作のタイミングを、２０５はＭＳ１１５の
読み込み／書き込みのタイミングをそれぞれ示す。
２はＩＤＵＩＯＩのデコード済み情報をより Ｑ １０
３ ニ送るバＸ、１０３はＩＤＵＩＯＩからバス１０２
を通して転送されたデコード済み情報を記憶するレジス
タ（以下、ＩＤＱと略す。）、１０４は汎用レジスタ群
１２１の内容をＩＤＵ／ＥＸＵに転送するバス（以下、
ＥＢＵＳと略す）、１０５はＩＤＱ１０３（７）デコー
ド済み情報をＥＸＵ１０６に転送するバス、１０６は命
令実行部（ＥＸＵ） 、Ｌｏ７は主記憶装置１１５から
ｏｐＲ１０８に読み込んだデータをＥＸＵ１０６に転送
するバス、１０８はＢＣＵＩＩＯが主記憶装置１１５か
ら読み込んだデータを記憶するレジスタ（以下、ＯＰＲ
と略す）、１０９はＢＣＵＩＩＯが主記憶装置から読み
込んだデータを０ＰＲＩＯ８に転送するバス、１１０は
主記憶装置制御部（ＢＣＵ） 、１１１は実行結果を保
持する。ＰＷ１１２の内容をＢＣＵｌｌｏに転送するバ
ス、１１２はＥＸＵが得た実行結果を記憶するレジスタ
（以下、ｏｐｗと略す）、１１３は実行結果をＥＸＵ
１０６から０ＰＷ１１２に転送するバス、１１４は主記
憶装置１１５からデータを読み込み／書き込みするため
のデータバス、１１５は主記憶袋Ｗ（以下、ＭＳと略す
）、１１６はデコード済み情報１０３をＥＸＣＨＫＩ
１８に知らせるバス、１１７はＥＸＵ１０６に対して命
令の実行を中断／−再開することを指示する信号（以下
、ＷＡＩＴＥＸＵと略す）の信号線、１１８はＩＤＱの
命令コードが汎用レジスタの内容を変更する命令で、か
つその変更される汎用レジスタが、ストア済みレジスタ
フラグ１２０の該当する部分が”１″の場合には、ＥＸ
Ｕ１０６に対してウェイト信号ＷＡＩＴＥＸＵを出力す
るハードウェア（以下、ＥＸＣＨＫと略す）、１１９は
フラグレジスタ１２０の内容をＥＸＣＨＫＩ １８に知
らせるためのバス、１２０は主記憶装置にストアが済ん
だレジスタを示すフラグを汎用レジスタの数だけまとめ
たフラグレジスタ（以下、ストア済みレジスタフラグと
呼ぶ）、１２１は汎用レジスタ群、１２２は汎用レジス
タ群１２１の内容を５ＴＨＷ１２５に転送するバス、１
２３はＥＸＵ１０６から５ＴＨＷ１２５に対して、レジ
スタストアを開始することを指示する信号（以下、ＳＴ
ＣＭＤと略す）の信号線、１２４は汎用レジスタ群１２
１から主記憶装置内のスタック領域へのストアが済んだ
ことをストア済みレジスタフラグ１２０に知らせる信号
の信号線、１２５は汎用レジスタ群１２１の内容を主記
憶装置内のスタックに転送するための転送部（以下、５
ＴＨＷと略す）、１２６は汎用レジスタ群１２１から読
み込んだ汎用レジスタ群の内容を主記憶装置に転送する
バスをそれぞれ示している。また、第２図において、２
０１はＩＤＵｌｏｌの命令デコードのタイミングを、２
０２はＥＸＵ１０６の命令実行のタイミングを、２０３
はＢＣＵＩＩＯの動作のタイミングを、２０４は５ＴＨ
Ｗ１２５の動作のタイミングを、２０５はＭＳ１１５の
読み込み／書き込みのタイミングをそれぞれ示す。
第１図に示された情報処理装置はパイプライン方式によ
る先行制御方式を採用しており、命令解読部１０１、命
令実行部１０６．主記憶装置制御部１１０で実行される
３つのステージからなっている。そしてこれら３つのス
テージはそれぞれ並行動作を行なうことができる。
る先行制御方式を採用しており、命令解読部１０１、命
令実行部１０６．主記憶装置制御部１１０で実行される
３つのステージからなっている。そしてこれら３つのス
テージはそれぞれ並行動作を行なうことができる。
次に、第１図に第３図を加えて汎用レジスタの内容をス
タックにストアさせる過程を説明する。
タックにストアさせる過程を説明する。
第３図は本実施例におけるスタック領域の構成を示して
いる１本実施例では、中央処理装置内の複数個の汎用レ
ジスタの内容を主記憶装置内のスタックヘスドアするこ
とを指示する命令をレジスタ退避命令と呼ぶことにする
。本実施例は、レジスタＯから（以下、ＲＯと略す）レ
ジスタ３１（以下、Ｒ３１と略す）の３２本の汎用レジ
スタを持っている。レジスタ退避命令においては、レジ
スタ・リスト・オペランドで指定されるレジスタ・リス
トに基づき、レジスタ０からレジスタ３１の順に各内容
をスタックにストアする。
いる１本実施例では、中央処理装置内の複数個の汎用レ
ジスタの内容を主記憶装置内のスタックヘスドアするこ
とを指示する命令をレジスタ退避命令と呼ぶことにする
。本実施例は、レジスタＯから（以下、ＲＯと略す）レ
ジスタ３１（以下、Ｒ３１と略す）の３２本の汎用レジ
スタを持っている。レジスタ退避命令においては、レジ
スタ・リスト・オペランドで指定されるレジスタ・リス
トに基づき、レジスタ０からレジスタ３１の順に各内容
をスタックにストアする。
以下、レジスタ退避命令の実行手順を説明する。
ＩＤＵＩＯＩはレジスタ退避命令をデコードすると、デ
コード済み情報をＩＤＱ１０３に格納する。
コード済み情報をＩＤＱ１０３に格納する。
そして次の命令をプリフェッチしてデコードする。
レジスタ退避命令がＩＤＱ１０３に格納されると。
ＥＸＵ１０６はバス１０５を通してレジスタ退避命令で
あることを理解し、ＳＴＣＭＤを信号線１２３を介して
５ＴＨＷ１２５に供給してレジスタ内容のストア開始を
指示し、内容をストアするべき汎用レジスタの数だけス
タック領域を確保する。
あることを理解し、ＳＴＣＭＤを信号線１２３を介して
５ＴＨＷ１２５に供給してレジスタ内容のストア開始を
指示し、内容をストアするべき汎用レジスタの数だけス
タック領域を確保する。
また、ストア済みレジスタフラグ１２０を初期化する。
このとき、レジスタ退避命令によってスタックにストア
することを指示されたレジスタに対応するフラグはｎｏ
”に、指示されなかったレジスタに対応するフラグは１
”に初期設定される。
することを指示されたレジスタに対応するフラグはｎｏ
”に、指示されなかったレジスタに対応するフラグは１
”に初期設定される。
５ＴＨＷ１２５は、ＥＸＵ１０６から（７）Ｌ／レジス
タ内容ストア開始を指示する信号ＳＴＣＭＤを受けて、
汎用レジスタ群１２１の内容を主記憶装置１１５内の確
保しておいたスタック領域に、バス１２２とバス１２６
を通して転送する。そして。
タ内容ストア開始を指示する信号ＳＴＣＭＤを受けて、
汎用レジスタ群１２１の内容を主記憶装置１１５内の確
保しておいたスタック領域に、バス１２２とバス１２６
を通して転送する。そして。
転送が済んだ汎用レジスタについては、ストア済みレジ
スタフラグ１２０の該当するビットを”１ｎにセットす
る。
スタフラグ１２０の該当するビットを”１ｎにセットす
る。
その後、ＥＸＵ１０６はレジスタ退避命令の実行を終了
し、次の命令のデコード情報ＩＤＱＩＯ３が有効ならば
、次の命令の実行を開始する。そして、ＩＤＱ１０３は
、次の命令のデコード情報をバス１１６を通してＥＸＣ
ＨＫ１１８に知らせる。
し、次の命令のデコード情報ＩＤＱＩＯ３が有効ならば
、次の命令の実行を開始する。そして、ＩＤＱ１０３は
、次の命令のデコード情報をバス１１６を通してＥＸＣ
ＨＫ１１８に知らせる。
ＥＸＣＨＫ１１８は次の命令のデコード情報をバス１１
６を通して、またＭＳ１１５にストアが済んだレジスタ
の情報をストア済みレジスタフラグ１２０から得て、次
の命令で汎用レジスタ１２１の内容が更新されるならば
、その汎用レジスタの内容がすでにストアされているか
どうかを調べる。すでにストアが完了してフラグがセッ
トされている場合には、ＷＡＩＴＥＸＵを”Ｏ”にし、
まだストアが完了されていず、したがってフラグがセッ
トされていない場合にはＷＡＩＴＥＸＵＩ２５を”１”
にする。ＥＸＵ１０６はＷＡＩＴＥＸＵが”１”の場合
には次の命令の実行を中断し。
６を通して、またＭＳ１１５にストアが済んだレジスタ
の情報をストア済みレジスタフラグ１２０から得て、次
の命令で汎用レジスタ１２１の内容が更新されるならば
、その汎用レジスタの内容がすでにストアされているか
どうかを調べる。すでにストアが完了してフラグがセッ
トされている場合には、ＷＡＩＴＥＸＵを”Ｏ”にし、
まだストアが完了されていず、したがってフラグがセッ
トされていない場合にはＷＡＩＴＥＸＵＩ２５を”１”
にする。ＥＸＵ１０６はＷＡＩＴＥＸＵが”１”の場合
には次の命令の実行を中断し。
またＷＡＩＴＥＸＵが”０”の場合には次の命令の実行
を再開する。
を再開する。
以上のような情報処理装置の動作を示すタイミングずが
第２図である。第２図かられかるように、レジスタ退避
命令による汎用レジスタの内容の主記憶装置へのストア
動作を遅らせ、以降の命令を先に実行して、以後のオペ
ランド・アクセスの間に汎用レジスタ内容のストアを行
なってレジスタ退避命令の実行時間を見かけ上短縮゛す
ることができる。
第２図である。第２図かられかるように、レジスタ退避
命令による汎用レジスタの内容の主記憶装置へのストア
動作を遅らせ、以降の命令を先に実行して、以後のオペ
ランド・アクセスの間に汎用レジスタ内容のストアを行
なってレジスタ退避命令の実行時間を見かけ上短縮゛す
ることができる。
次に、本発明の第２の実施例について説明する。
前述の第１の実施例ではレジスタ退避命令による複数の
汎用レジスタの内容を主記憶装置のスタックヘスドアす
ることについて説明を行なった。しかしながら、この方
法は現在実行中のタスク・コンテキストをすべてタスク
・レジスタ（ＴＲ）で指定されるアドレスにあるＴＣＢ
（Ｔａｓｋ Ｃｏｎｔｒｏｌ ＢＬｏｃｋ：タスク
実行環境を規定するタスク制御構造）にストアする場合
にも適用できる６ （以下これを行なう命令をストア・
タスク命令と呼ぶ。
汎用レジスタの内容を主記憶装置のスタックヘスドアす
ることについて説明を行なった。しかしながら、この方
法は現在実行中のタスク・コンテキストをすべてタスク
・レジスタ（ＴＲ）で指定されるアドレスにあるＴＣＢ
（Ｔａｓｋ Ｃｏｎｔｒｏｌ ＢＬｏｃｋ：タスク
実行環境を規定するタスク制御構造）にストアする場合
にも適用できる６ （以下これを行なう命令をストア・
タスク命令と呼ぶ。
第４図はストア・タスク命令で使用される主記憶装置内
の汎用レジスタ群の構成を示している。
の汎用レジスタ群の構成を示している。
第２の実施例は、ＲＯからＲ３１まで３２本の汎用レジ
スタを持ち、主記憶上ではアドレスの低いほうから順に
ＲＯ，Ｒ１・・・・Ｒ３１と路納されている。ストア・
タスク命令では、現在実行中のタスク・コンテキストを
ＴＣＨにストアするが。
スタを持ち、主記憶上ではアドレスの低いほうから順に
ＲＯ，Ｒ１・・・・Ｒ３１と路納されている。ストア・
タスク命令では、現在実行中のタスク・コンテキストを
ＴＣＨにストアするが。
この際の、汎用レジスタ群のＴＣＢへのストアにも前記
第１の実施例の汎用レジスタのストアの方法を利用する
ことができる。
第１の実施例の汎用レジスタのストアの方法を利用する
ことができる。
〈発明の効果〉
以上説明したように本発明は、上記命令解読部がデータ
の一時的保存命令をデコードすると上記命令実行部は上
記転送部に上記第１記憶部に記憶されているデータの第
２記憶部への転送開始を指示し、しかる後に上記命令解
読部でデコードされた後続する命令の実行を行ない、該
後続する命令が上記第１記憶部のデータ書き換えを要求
しているときは上記フラグ部を参照してすでにデータの
転送が完了しているならデータの書き換えを実行し、デ
ータの転送が完了していないならデータの転送完了まで
待機するようにしたので、以降の命令を先に実行するこ
とができ、以後のオペランド・アクセスの間に第１記憶
部から第２記憶部へのデータ転送を行なって、実行時間
を見かけ上短縮することができる。
の一時的保存命令をデコードすると上記命令実行部は上
記転送部に上記第１記憶部に記憶されているデータの第
２記憶部への転送開始を指示し、しかる後に上記命令解
読部でデコードされた後続する命令の実行を行ない、該
後続する命令が上記第１記憶部のデータ書き換えを要求
しているときは上記フラグ部を参照してすでにデータの
転送が完了しているならデータの書き換えを実行し、デ
ータの転送が完了していないならデータの転送完了まで
待機するようにしたので、以降の命令を先に実行するこ
とができ、以後のオペランド・アクセスの間に第１記憶
部から第２記憶部へのデータ転送を行なって、実行時間
を見かけ上短縮することができる。
そしてこのことは、第１記憶部の数が多くなるほど有効
となる。したがって、最近のＬＳＩの集積度の著しい向
上により、より多くの汎用レジスタ群を持つようになっ
た情報処理装置の構成には有効な手段である。
となる。したがって、最近のＬＳＩの集積度の著しい向
上により、より多くの汎用レジスタ群を持つようになっ
た情報処理装置の構成には有効な手段である。
第１図は本発明の第１実施例における情報処理装置の構
成を示すブロック図、 第２図は本発明の第１実施例における汎用レジスタ内容
をストアする動作タイミング図、第３図は本発明の第１
実施例におけるスタック領域の構成を示すブロック図、 第４図は本発明の第２実施例におけるＴＣＢ（汎用レジ
スタ群の内容）を示すブロック図。 第５図は従来例における情報処理装置の構成を示すブロ
ック図、 第６図は従来例における汎用レジスタ内容のストアのタ
イミング図である。 １０１・・・命令解読機（命令解読部）、１０３・・・
レジスタ。 １０６・・・命令実行部、 １１０・・・主記憶装置制御部（記憶制御部）、１１５
・・・主記憶装置（第２記憶部）、１２０・・・フラグ
レジスタ（フラグ部）、１２１・・・汎用レジスタ群（
第１記憶部）、１２５・・・転送部。
成を示すブロック図、 第２図は本発明の第１実施例における汎用レジスタ内容
をストアする動作タイミング図、第３図は本発明の第１
実施例におけるスタック領域の構成を示すブロック図、 第４図は本発明の第２実施例におけるＴＣＢ（汎用レジ
スタ群の内容）を示すブロック図。 第５図は従来例における情報処理装置の構成を示すブロ
ック図、 第６図は従来例における汎用レジスタ内容のストアのタ
イミング図である。 １０１・・・命令解読機（命令解読部）、１０３・・・
レジスタ。 １０６・・・命令実行部、 １１０・・・主記憶装置制御部（記憶制御部）、１１５
・・・主記憶装置（第２記憶部）、１２０・・・フラグ
レジスタ（フラグ部）、１２１・・・汎用レジスタ群（
第１記憶部）、１２５・・・転送部。
Claims (3)
- （１）データの一時的保存命令を含む複数種類の命令を
順次デコードする命令解読部と、デコードされた命令を
実行する命令実行部と、データを記憶する第１記憶部と
、第２記憶部と、該第２記憶部を制御する記憶制御部と
を有し、上記命令解読部と命令実行部と記憶制御部とが
並行動作可能な情報処理装置において、 上記第１記憶部に記憶されているデータを第２記憶部に
転送する転送部と、該転送部により第２記憶部に転送さ
れたデータを記憶していた第１記憶部を上記転送部の指
示により特定するフラグ部とをさらに備え、上記命令解
読部がデータの一時的保存命令をデコードすると上記命
令実行部は上記転送部に上記第１記憶部に記憶されてい
るデータの第２記憶部への転送開始を指示し、しかる後
に上記命令解読部でデコードされた後続する命令の実行
を行ない、該後続する命令が上記第１記憶部のデータ書
き換えを要求しているときは上記フラグ部を参照してす
でにデータの転送が完了しているならデータの書き換え
を実行し、データの転送が完了していないならデータの
転送完了まで待機することを特徴とする情報処理装置。 - （２）上記第２記憶部はスタックを含んでおり、上記デ
ータの一時的保存命令は第１記憶部のデータを上記スタ
ックに退避させる命令である特許請求の範囲第１項記載
の情報処理装置。 - （３）上記第１記憶部に記憶されているデータはタスク
コンテキストである特許請求の範囲第１項記載の情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346387A JPS63208945A (ja) | 1987-02-25 | 1987-02-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4346387A JPS63208945A (ja) | 1987-02-25 | 1987-02-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208945A true JPS63208945A (ja) | 1988-08-30 |
Family
ID=12664406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4346387A Pending JPS63208945A (ja) | 1987-02-25 | 1987-02-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312634A (ja) * | 1988-06-10 | 1989-12-18 | Matsushita Electric Ind Co Ltd | データ処理装置 |
-
1987
- 1987-02-25 JP JP4346387A patent/JPS63208945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312634A (ja) * | 1988-06-10 | 1989-12-18 | Matsushita Electric Ind Co Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0290942A2 (en) | Guest machine execution control system for virtual machine system | |
| EP0285634B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| JPS63208945A (ja) | 情報処理装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JP2004062449A (ja) | マイクロプロセッサおよびその処理方法 | |
| JPS5810243A (ja) | デ−タ処理装置 | |
| JPH0764960A (ja) | データフロープロセサ | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP2927102B2 (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JPH10111798A (ja) | 情報処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH01175034A (ja) | レジスタ群・ロード高速化方式 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPH05120203A (ja) | Ｄｍａ制御方式 | |
| JPH05216808A (ja) | データ処理装置 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPH06222935A (ja) | 情報処理装置および情報処理装置によるタスク切替方法 | |
| JPH06274527A (ja) | ベクトル処理装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH01260541A (ja) | レジスタ退避方法 |