JPH01312634A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ処理装置に関するものであシ、特にサブ
ルーチンの呼び出し、戻シ命令の実行する際に必要とな
るレジスタの退避、復元処理操作における高速化を可能
とする装置に関するものである。

従来の技術 従来のデータ処理装置としては例えば特開昭８２−２８
６１２８がある。

第２図はこの従来のデータ処理装置の構成図を示すもの
であり、１は演算器、２はグローバルレジスタ、３はロ
ーカルレジスタ、４はバスコントローラ、５は主メモリ
、１０は内部バス、１１は外部バスである。

以上のように構成された従来のデータ処理装置において
は、レジスタが大きく２つに分離されている。１つはグ
ローバルレジスタ２であり他方はローカルレジスタ３で
ある。サブルーチンの際の退避、復帰の対象となるレジ
スタは上記のローカルレジスタ３である。

またローカルレジスタ３は複数のレジスタセノトのプー
ルからある時点においては１つのセントが対応している
。第３図はこの様子を示したものテアリ、グローバルレ
ジスタ２はレジスタ番号ＲＯからＲ１６、ローカルレジ
スタ３はレジスタ番号Ｒ１ｅからＲ３１で構成されてい
る。また選択されているローカルレジスタ３は各々主メ
モリ５のスタックトップにマツピングされており、必要
な時主メモリ６に転送される。このように構成すること
により、サブルーチンの際のレジスタの退避、　復帰は
、ローカルレジスタ３のレジスタセットの切シかえ操作
また、主メモリ５に対する実際のアクセスはレジスタセ
ットが不足した時に限定し、高速化を実現している。

発明が解決しようとする課題 しかしながら上記のような構成ではレジスタがグローバ
ルレジスタ、ローカルレジスタに２分されるため、ロー
カルレジスタの数置上のローカルレジスタを必要とする
場合、性能が大幅に低下し、実質上利用できないという
問題を有していた。

本発明はかかる点に鑑み、プログラマ−のプログラミン
グモデルを制限しない、即ちレジスタの使い方を限定し
ないサブルーチンの呼び出し、戻り処理に必要となるレ
ジスタの復帰、退避操作を高速化するデータ処理装置を
提供することを目的とする。

課題を解決するための手段 本発明はレジスタセット中の、退避、復帰の対象となる
１つ以上のレジスフ番号基を登録する手段および、退避
、復帰操作の対象となる主メモリの退避、復帰領域の起
点となるアドレスを格納する手段、および退避、復帰操
作に従い順次アドレスを更新するだめのアドレス加算手
段、および上記登録手段に有効な情報が格納された時、
主メモリおよびレジスタセットをアクセスし、指定され
た退避、復帰動作を制御する手段、および、上記登録手
段および上記制御手段によシ行う操作が後続する命令の
実行に影響をあたえるかどうかを検出する手段および、
影響をおよぼさない時は、後続する命令の実行と、レジ
スタ退避、復帰動作を並列に行なう制御手段を備えたデ
ータ処理装置である。

作用 本発明は前記した構成によシ、退避、復帰の対象となる
レジスタ番号基、および退避、復帰操作の対象となる主
メモリの起点となるアドレスを格納する手段、また指定
されたレジスタの退避、復帰操作が後続する命令の実行
に影響をあたえるかどうかの検出手段、および後続する
命令の実行に影響をあたえない場合、レジスタの復帰、
退避動作を後続する命令とオーバラップして実行するこ
とにより退避、復帰操作のオーバヘッドを改良する。

実施例 第１図は本発明の一実施例におけるデータ処理装置の構
成図を示すものである。

第１図において１ｏＯは演算器、１０１はレジスタ、１
０２は退避、復帰の対象となるレジスタ１０２の中の少
なくとも１つ以上のレジスタ番号の登録を行うレジスタ
番号レジスタ、１０３は退避、復帰の対象となる主メモ
リのある領域の起点となるアドレスを登録するアドレス
レジスタ、１０４はアドレス加算器、１０５は上記レジ
スタ番号登録レジスタ１０２、および上記アドレスレジ
スタ１０３に有効な情報が格納された時、指定されたレ
ジスタ１０１の中のレジスタと、主メモリ間のデータ転
送を制御するレジスタ転送制御部、１０６は上記１０２
　、１０３　、１０５で処理されるレジスタ、および主
メモリの指定部分への操作が後続する命令の実行に影響
をあたえないかどうかを検出する干渉制御部である。１
０７は命令解読部である。また１０８はバスコントロー
ラ、１０９は主メモリである。

２００は内部バス、２０１は外部バス、２０２は命令バ
ス、２０３は高速転送バス、２０４は専用データバスで
ある。

以上のように構成された本発明の実施例について、以下
その動作を、まずレジスタの退避の場合を説明する。

レジスタ１０１中の退避すべきすくなくとも１つ以上の
レジスタ番号を示す情報をレジスタ番号レジスタ１０２
、および退避すべき主メモリ１０９の格納起点アドレス
をアドレスレジスタ１０３に格納する。

上記レジスタに対する有効な情報の格納によシ、レジス
タ転送制御部１０５および、干渉制御部１０６が起動さ
れる。

レジスタ転送制御部１０６は、レジスタ番号レジスタ１
０２で指定されるレジスタをレジスタ１０１より頴次読
み出し、データバス２０４に送出し、次に高速転送バス
２０３を通してアドレス加算器１０４．バスコントロー
ラ１０８に、アドレスデータを転送し、バスコントロー
ラ１０８により、主メモリ１０９のアクセスと行なわせ
る。

また干渉制御部１０６は、退避操作による主メモリの書
込みが後続の命令の実行に差し支えないかどうかを検出
し、差し支えない場合、命令解読部１０了に対して後続
する命令の実行を可能とする。これによシ、レジスタの
退避動作と、後続命令が同時に実行することができる。

次にレジスタ復帰の場合の動作であるが転送の動作方向
および、干渉制御部１０６の対象が主メモリ１０９に変
ってレジスタ１０１になる点を除いて、上述のレジスタ
退避の場合と同様である。

なお、実施例において、レジスタ番号レジスタ１０２お
よびアドレスレジスタ１０３の登録手続の順序は同時で
あってもよい。

発明の詳細 な説明したように本発明によれば、レジスタの退避、復
帰の対象となるレジスタ番号を登録するレジスタおよび
、退避、復帰の対象となる主メモリの領域の起点となる
アドレスを登録するレジスタ、および指定されたレジス
タと主メモリ間のデータ転送を行なう制御手段および、
このデータ転送操作が後続する命令の実行に影響しない
かどうかを検出する干渉制御部を設けることによシ、レ
ジスタの退避、復帰動作を、後続する命令実行とオーバ
ラップさせることができ、処理速度の向上を図ることが
でき、その実用的効果は太きい。

【図面の簡単な説明】

第１図は本発明における実施例の構成図、第２図は従来
のデータ処理装置の構成図、第３図は第２図の装置の説
明図である。 １００・・・・・・演算器、１０１・・・・・・レジス
タ、１０２・・・・・・レジスタ番号レジスタ、１０３
・・・・・・アドレスレジスタ、１０４・・・・・・ア
ドレス加算器、１０５・・・・・・レジスタ転送制御部
、１０６・・・・・・干渉制御部、１０７・・−・・・
命令解読部、１０８・・・・・・バスコントローラ、１
０９・・・・・・主メモリ、２００・・・・・・内部バ
ス、２０１・・・・・・外部ハス、２０２・・・・・・
命令バス、２０３・・・・・・高速転送バス、２０４・
・・・・・専用データバス。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 主メモソ

Claims (1)

【特許請求の範囲】
1. レジスタセットの中で退避、復帰の対象となる少なくと
   も１つ以上のレジスタを指定登録する手段、および上記
   レジスタの退避、復帰操作の対象となる主メモリ上の領
   域の起点となるアドレスを登録する手段、および上記レ
   ジスタの退避、復帰処理に従い上記アドレスを更新する
   加算手段、および上記の登録手段に有効な情報が格納さ
   れた時、指定されたレジスタと主メモリ間のデータ転送
   操作を制御する手段、および上記登録手段により指定さ
   れた退避、復帰操作が後続する命令の実行に影響をあた
   えるかどうかを検出する手段、および影響をあたえない
   時後続する命令の実行と、上記退避、復帰操作を並列に
   行なう制御手段を備えたことを特徴とするデータ処理装
   置。