JPH0512114A - キヤツシユメモリ - Google Patents
キヤツシユメモリInfo
- Publication number
- JPH0512114A JPH0512114A JP3163261A JP16326191A JPH0512114A JP H0512114 A JPH0512114 A JP H0512114A JP 3163261 A JP3163261 A JP 3163261A JP 16326191 A JP16326191 A JP 16326191A JP H0512114 A JPH0512114 A JP H0512114A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- cache memory
- data
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ベクトル命令実行時にアクセスしないデータ
をキャッシュメモリに転送することを抑止してオーバー
ヘッドを削減する。 【構成】 ベクトル命令で指定されたベクトルデータの
要素距離間を保持するベクトルインクリメントレジスタ
４と、このレジスタ４の出力と、あらかじめ定められた
値にしたがって、ベクトルデータのアクセスにおけるキ
ャッシュメモリ使用の有無を判定することを特徴とする
キャッシュメモリ。
をキャッシュメモリに転送することを抑止してオーバー
ヘッドを削減する。 【構成】 ベクトル命令で指定されたベクトルデータの
要素距離間を保持するベクトルインクリメントレジスタ
４と、このレジスタ４の出力と、あらかじめ定められた
値にしたがって、ベクトルデータのアクセスにおけるキ
ャッシュメモリ使用の有無を判定することを特徴とする
キャッシュメモリ。
Description
【０００１】
【産業上の利用分野】特にベクトルデータ処理装置に使
用されるキャッシュメモリに関する。
用されるキャッシュメモリに関する。
【０００２】
【従来の技術】従来のこの種のキャッシュメモリは、あ
るデータをアクセスした場合、そのデータに隣接するデ
ータもアクセスされる可能性が高いと考え、そのデータ
を含むひとかたまりのデータ（ブロック）を一括して主
記憶からキャッシュメモリへ転送する（ブロック転送）
方式を採用している。
るデータをアクセスした場合、そのデータに隣接するデ
ータもアクセスされる可能性が高いと考え、そのデータ
を含むひとかたまりのデータ（ブロック）を一括して主
記憶からキャッシュメモリへ転送する（ブロック転送）
方式を採用している。
【０００３】
【発明が解決しようとする課題】上述した従来のキャッ
シュメモリでは、ブロック転送により一括してデータが
キャッシュメモリに登録されるが、ベクトルデータの処
理では、要素間距離により必ずしもそのブロック内のデ
ータをアクセスするとは限らないため、実際にはアクセ
スしないデータの転送のためにオーバーヘッドが増加し
てしまうことがある。また、要素間距離と要素数の関係
によっては、キャッシュメモリ全体を不要なデータで満
たしてしまうという欠点がある。
シュメモリでは、ブロック転送により一括してデータが
キャッシュメモリに登録されるが、ベクトルデータの処
理では、要素間距離により必ずしもそのブロック内のデ
ータをアクセスするとは限らないため、実際にはアクセ
スしないデータの転送のためにオーバーヘッドが増加し
てしまうことがある。また、要素間距離と要素数の関係
によっては、キャッシュメモリ全体を不要なデータで満
たしてしまうという欠点がある。
【０００４】
【課題を解決するための手段】第１の本発明のキャッシ
ュメモリは、ベクトル命令で指定されたベクトルデータ
の要素間距離を保持するベクトルインクリメントレジス
タとを設け、該ベクトルインクリメントレジスタの出力
と、あらかじめ定められた値とを比較することにより前
記ベクトルデータのアクセスにおけるキャッシュメモリ
使用の有無を判定することを特徴とする。
ュメモリは、ベクトル命令で指定されたベクトルデータ
の要素間距離を保持するベクトルインクリメントレジス
タとを設け、該ベクトルインクリメントレジスタの出力
と、あらかじめ定められた値とを比較することにより前
記ベクトルデータのアクセスにおけるキャッシュメモリ
使用の有無を判定することを特徴とする。
【０００５】第２の本発明のキャッシュメモリは、ベク
トル命令で指定されたベクトルデータの要素間距離を保
持するベクトルインクリメントレジスタと、前記ベクト
ル命令で指定された前記ベクトルデータの要素数を保持
するベクトル要素数レジスタとを設け、前記２つのレジ
スタの出力と、あらかじめ定められた値にしたがって、
前記ベクトルデータのアクセスにおけるキャッシュメモ
リ使用の有無を判定することを特徴とする。
トル命令で指定されたベクトルデータの要素間距離を保
持するベクトルインクリメントレジスタと、前記ベクト
ル命令で指定された前記ベクトルデータの要素数を保持
するベクトル要素数レジスタとを設け、前記２つのレジ
スタの出力と、あらかじめ定められた値にしたがって、
前記ベクトルデータのアクセスにおけるキャッシュメモ
リ使用の有無を判定することを特徴とする。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は第１の本発明の一実施例を示した図
で、１は命令レジスタ、２は汎用レジスタ、３はアドレ
スアダー、４はベクトルインクリメントレジスタ、５は
アドレスレジスタ、６は制御回路、７はキャッシュメモ
リ制御部、８はセレクタ、９はベクトル要素数レジスタ
である。
で、１は命令レジスタ、２は汎用レジスタ、３はアドレ
スアダー、４はベクトルインクリメントレジスタ、５は
アドレスレジスタ、６は制御回路、７はキャッシュメモ
リ制御部、８はセレクタ、９はベクトル要素数レジスタ
である。
【０００８】ベクトルデータを扱う命令（ベクトル命
令）が命令レジスタ１にセットされると命令処理が始ま
る。まず、ベクトルデータの各要素間距離（ベクトルイ
ンクリメント）が、命令レジスタ１で指定される汎用レ
ジスタ２より読出され、ベクトルインクリメントレジス
タ４にセットされる。汎用レジスタ２のアドレスはセレ
クタ８で選択される。
令）が命令レジスタ１にセットされると命令処理が始ま
る。まず、ベクトルデータの各要素間距離（ベクトルイ
ンクリメント）が、命令レジスタ１で指定される汎用レ
ジスタ２より読出され、ベクトルインクリメントレジス
タ４にセットされる。汎用レジスタ２のアドレスはセレ
クタ８で選択される。
【０００９】次にベクトルデータの先頭アドレスを求め
るために、命令レジスタ１で指定されたアドレス修飾の
ための汎用レジスタ２と、命令レジスタ１に格納されて
いるアドレスオフセットをアドレスアダー３で加算す
る。得られたアドレスはメモリアクセスのためにキャッ
シュメモリ制御部７に送出されるともにアドレスレジス
タ５にセットされる。
るために、命令レジスタ１で指定されたアドレス修飾の
ための汎用レジスタ２と、命令レジスタ１に格納されて
いるアドレスオフセットをアドレスアダー３で加算す
る。得られたアドレスはメモリアクセスのためにキャッ
シュメモリ制御部７に送出されるともにアドレスレジス
タ５にセットされる。
【００１０】次のベクトルデータのアドレスを求めるた
めには、アドレスレジスタ５に格納されたアドレスとベ
クトルインクリメントレジスタ４に格納されたベクトル
インクリメントをアドレスレジスタ５により加算するこ
とにより行なわれる。この結果はキャッシュメモリ制御
部７に送出されるとともに、再びアドレスレジスタ５に
書戻される。
めには、アドレスレジスタ５に格納されたアドレスとベ
クトルインクリメントレジスタ４に格納されたベクトル
インクリメントをアドレスレジスタ５により加算するこ
とにより行なわれる。この結果はキャッシュメモリ制御
部７に送出されるとともに、再びアドレスレジスタ５に
書戻される。
【００１１】このアドレス計算と平行して制御回路６で
はベクトルインクリメントレジスタ４の値を以下のよう
に検査する。
はベクトルインクリメントレジスタ４の値を以下のよう
に検査する。
【００１２】まず、ベクトルインクリメントレジスタ４
の値はあらかじめ定められたキャッシュメモリのブロッ
クサイズと比較される。ブロックサイズとはブロック転
送により一括して転送されるデータ量を示す。ベクトル
インクリメントレジスタ４の値つまりベクトルインクリ
メントがキャッシュメモリのブロックサイズより大きい
場合、これはブロック転送んにより一括転送したデータ
は次のアクセスでは使用されないことを意味する。この
場合は、キャッシュメモリ制御部７に対してデータアク
セス時にキャッシュを使用しない（キャッシュパス）と
いうことを通知する。それ以外の時は、キャッシュを使
用するということを通知する。
の値はあらかじめ定められたキャッシュメモリのブロッ
クサイズと比較される。ブロックサイズとはブロック転
送により一括して転送されるデータ量を示す。ベクトル
インクリメントレジスタ４の値つまりベクトルインクリ
メントがキャッシュメモリのブロックサイズより大きい
場合、これはブロック転送んにより一括転送したデータ
は次のアクセスでは使用されないことを意味する。この
場合は、キャッシュメモリ制御部７に対してデータアク
セス時にキャッシュを使用しない（キャッシュパス）と
いうことを通知する。それ以外の時は、キャッシュを使
用するということを通知する。
【００１３】図２は第２の本発明の一実施例を示した図
で、図１に対してベクトル要素数レジスタ９が追加され
ている。
で、図１に対してベクトル要素数レジスタ９が追加され
ている。
【００１４】本実施例の動作は図１に示した実施例の動
作とは以下の点が異なる。
作とは以下の点が異なる。
【００１５】まず、ベクトルデータを扱う命令（ベクト
ル命令）が命令レジスタ１にセットされて命令処理が始
まるときに、ベクトルインクリメントレジスタ４にベク
トルデータの各要素間距離（ベクトルインクリメント）
がセットされるとともに、ベクトル要素数レジスタ９に
は、処理するベクトルデータの要素数が命令レジスタ１
で指定される汎用レジスタ２より読出されてセットされ
る。
ル命令）が命令レジスタ１にセットされて命令処理が始
まるときに、ベクトルインクリメントレジスタ４にベク
トルデータの各要素間距離（ベクトルインクリメント）
がセットされるとともに、ベクトル要素数レジスタ９に
は、処理するベクトルデータの要素数が命令レジスタ１
で指定される汎用レジスタ２より読出されてセットされ
る。
【００１６】次に、ベクトルデータのアドレスを求める
ときに、ベクトルインクリメントレジスタ４に格納され
ているベクトルインクリメントをアドレスレジスタ５に
より加算する。
ときに、ベクトルインクリメントレジスタ４に格納され
ているベクトルインクリメントをアドレスレジスタ５に
より加算する。
【００１７】アドレス計算と平行して制御回路６では、
ベクトルインクリメントレジスタ４とベクトル要素レジ
スタ９の値を以下のように検査する。
ベクトルインクリメントレジスタ４とベクトル要素レジ
スタ９の値を以下のように検査する。
【００１８】まずベクトルインクリメントレジスタ４の
値はあらかじめ定められたキャッシュメモリのブロック
サイズと比較される。さらに、ベクトルインクリメント
レジスタ４の値とベクトル要素数レジスタ９の値の積、
すなわちベクトルインクリメント×要素数が計算され、
キャッシュメモリの容量（全体のサイズ）と比較され
る。キャッシュメモリの容量より大きい場合には、この
命令によるベクトルデータのアクセスでキャッシュメモ
リの全域を使用することを意味する。
値はあらかじめ定められたキャッシュメモリのブロック
サイズと比較される。さらに、ベクトルインクリメント
レジスタ４の値とベクトル要素数レジスタ９の値の積、
すなわちベクトルインクリメント×要素数が計算され、
キャッシュメモリの容量（全体のサイズ）と比較され
る。キャッシュメモリの容量より大きい場合には、この
命令によるベクトルデータのアクセスでキャッシュメモ
リの全域を使用することを意味する。
【００１９】上記２つの比較において、ベクトルインク
リメントレジスタ４の値がブロックサイズより大きく、
かつベクトルインクリメントレジスタ４の値とベクトル
要素数レジスタ９の値との積がキャッシュサイズより大
きい場合、キャッシュメモリ制御部７に対してデータア
クセス時にキャッシュメモリを使用しない（キャッシュ
バイパス）ということを通知する。それ以外の時は、キ
ャッシュメモリを使用するということを通知する。
リメントレジスタ４の値がブロックサイズより大きく、
かつベクトルインクリメントレジスタ４の値とベクトル
要素数レジスタ９の値との積がキャッシュサイズより大
きい場合、キャッシュメモリ制御部７に対してデータア
クセス時にキャッシュメモリを使用しない（キャッシュ
バイパス）ということを通知する。それ以外の時は、キ
ャッシュメモリを使用するということを通知する。
【００２０】
【発明の効果】以上説明したように本発明は、ベクトル
データアクセス時に、キャッシュメモリを使用するか否
かをベクトルインクリメントの値及び要素数により制御
することにより、アクセスしないデータをキャッシュメ
モリに転送することを抑止しオーバーヘッドを削減でき
るという効果がある。
データアクセス時に、キャッシュメモリを使用するか否
かをベクトルインクリメントの値及び要素数により制御
することにより、アクセスしないデータをキャッシュメ
モリに転送することを抑止しオーバーヘッドを削減でき
るという効果がある。
【図１】第１の本発明の一実施例を示す図である。
【図２】第２の本発明の一実施例を示す図である。
１ 命令レジスタ
２ 汎用レジスタ
３ アドレスアダー
４ ベクトルインクリメント
５ アドレスレジスタ
６ 制御回路
７ キャッシュメモリ制御部
８ セレクタ
９ ベクトル要素数レジスタ
Claims (2)
- 【請求項１】 ベクトル命令で指定されたベクトルデー
タの要素間距離を保持するベクトルインクリメントレジ
スタを設け、 該ベクトルインクリメントレジスタの出力と、あらかじ
め定められた値とを比較することにより前記ベクトルデ
ータのアクセスにおけるキャッシュメモリ使用の有無を
判定することを特徴とするキャッシュメモリ。 - 【請求項２】 ベクトル命令で指定されたベクトルデー
タの要素間距離を保持するベクトルインクリメントレジ
スタと、 前記ベクトル命令で指定された前記ベクトルデータの要
素数を保持するベクトル要素数レジスタとを設け、 前記２つのレジスタの出力と、あらかじめ定められた値
にしたがって、前記ベクトルデータのアクセスにおける
キャッシュメモリ使用の有無を判定することを特徴とす
るキャッシュメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163261A JPH0512114A (ja) | 1991-07-04 | 1991-07-04 | キヤツシユメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163261A JPH0512114A (ja) | 1991-07-04 | 1991-07-04 | キヤツシユメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512114A true JPH0512114A (ja) | 1993-01-22 |
Family
ID=15770446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163261A Pending JPH0512114A (ja) | 1991-07-04 | 1991-07-04 | キヤツシユメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512114A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086496A (ja) * | 2008-10-03 | 2010-04-15 | Nec Corp | キャッシュメモリを備えるベクトル計算機システム、及びその動作方法 |
| JP2018502364A (ja) * | 2014-12-11 | 2018-01-25 | インテル・コーポレーション | 実行のためのデータ要素の読み込みにおいて空間的局所性を考慮する装置および方法 |
-
1991
- 1991-07-04 JP JP3163261A patent/JPH0512114A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086496A (ja) * | 2008-10-03 | 2010-04-15 | Nec Corp | キャッシュメモリを備えるベクトル計算機システム、及びその動作方法 |
| US8151058B2 (en) | 2008-10-03 | 2012-04-03 | Nec Corporation | Vector computer system with cache memory and operation method thereof |
| JP2018502364A (ja) * | 2014-12-11 | 2018-01-25 | インテル・コーポレーション | 実行のためのデータ要素の読み込みにおいて空間的局所性を考慮する装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH0512114A (ja) | キヤツシユメモリ | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS59218691A (ja) | プリフエツチ方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JP2000235516A (ja) | 演算機能付きメモリシステム及びそれに用いるメモリ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2000194554A (ja) | 演算処理装置 | |
| JPH0520253A (ja) | データ処理装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPH0219495B2 (ja) | ||
| JPH048825B2 (ja) | ||
| JPH04169953A (ja) | コンピュータシステム | |
| JPH05120195A (ja) | 入出力処理装置 | |
| JPS5955544A (ja) | 情報処理装置 | |
| JPH0438560A (ja) | ストアデータ転送方式 | |
| JPH0442328A (ja) | 情報処理装置の割り込み制御方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| JPH04306747A (ja) | ブロック転送制御装置 | |
| JPH01305452A (ja) | バッファ記憶装置のストア制御方式 | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPH04205044A (ja) | バッファ回路 |