JPH0442328A - 情報処理装置の割り込み制御方式 - Google Patents

情報処理装置の割り込み制御方式

Info

Publication number
JPH0442328A
JPH0442328A JP14954090A JP14954090A JPH0442328A JP H0442328 A JPH0442328 A JP H0442328A JP 14954090 A JP14954090 A JP 14954090A JP 14954090 A JP14954090 A JP 14954090A JP H0442328 A JPH0442328 A JP H0442328A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
factor
vector
old
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14954090A
Other languages
English (en)
Inventor
Norio Ohashi
大橋 範夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14954090A priority Critical patent/JPH0442328A/ja
Publication of JPH0442328A publication Critical patent/JPH0442328A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に情In処理装置にお
ける割り込みの制御を行う情報処理装置の割り込み制御
方式に関する。
〔従来の技術〕
従来、この種の情報処理装置の割り込み制御方式では、
各割り込み要因に優先度のレベルが設定され、情報処理
装置内に現在の割り込みレベルが保持され、その現在の
割り込みレベルよりも高い優先度を持つ割り込み要因に
係る割り込みのみを受け付ける方式が採られていた。
また、割り込みが発生すると、現在の割り込みレベルが
旧割り込みレベルとして退避され、発生した割り込みに
係る割り込みレベルが新たな現在の割り込みレベルとし
て設定されていた。
さらに、割り込みからのリターン(復帰)時には、退避
されていた旧割り込みレベルが再び現在の割り込みレベ
ルとして設定しなおされるようになっていた。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置の割り込み制御方式では、
受け付は可能な割り込め要因が優先度で制御されている
ので、割り込みを受け付は可能にしたり禁止にしたりす
る制御を割り込み要因毎に行うことが困難であるという
欠点がある。
本発明の目的は、上述の点に鑑み、受け付は可能な割り
込みを割り込み要因毎に制御することが容易にできるよ
うになる情報処理装置の割り込み制御方式を提供するこ
とにある。
〔課題を解決するための手段〕
本発明の情報処理装置の割り込み制御方式は、割り込み
処理ルーチン開始アドレスおよび割り込み可能情報が設
定される割り込みベクタを割り込み要因毎に有する割り
込みテーブルと、割り込み発生時に旧割り込み要因マス
ク情報の退避を行い発生した割り込みに係る割り込み要
因に対応する割り込みベクタを前記割り込めテーブルか
ら読み出しその割り込みベクタ中の割り込み可能情報で
受け付は可能と指定されている割り込みのみを受け付け
る状態への遷移を行いその割り込みベクタ中の割り込み
処理ルーチン開始アドレスで指定されている割り込み処
理ルーチンに制御を移す退避遷移機構と、割り込みから
の復帰時に前記退避遷移機構により退避されていた旧割
り込み要因マスク情報で受け付は可能と指定されている
割り込みのみを受け付ける状態への遷移を行う復!Ii
機構とを有する。
〔作用〕
本発明の情報処理装置の割り込み制御方式では、割り込
みテーブルが割り込み処理ルーチン開始アドレスおよび
割り込み可能情報が設定される割り込みベクタを割り込
み要因毎に有し、退避遷移機構が割り込み発生時に旧割
り込み要因マスク情報の退避を行い発生した割り込みに
係る割り込み要因に対応する割り込みベクタを割り込み
テーブルから読み出しその割り込みベクタ中の割り込み
可能情報で受け付は可能と指定されている割り込みのみ
を受け付ける状態への遷移を行いその割り込みベクタ中
の割り込み処理ルーチン開始アドレスで指定されている
割り込み処理ルーチンに制御を移し、復帰機構が割り込
みからの復帰時に退避遷移機構により退避されていた旧
割り込み要因マスク情報で受け付は可能と指定されてい
る割り込みのみを受け付ける状態への遷移を行う。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例の構成を示すブロック図で
ある。本実施例の情報処理装置の割り込み制御方式は、
主記憶装置1と、中央処理語W9と、退避遷移機構10
と、復帰機構20とを含んで構成されている。
主記憶装置1は、割り込みベクタ3を割り込み要因毎に
有する割り込みテーブル2を含んで構成されている。
本実施例が適用される情報処理装置は、8個の割り込み
要因を持つものとする。また、簡単のために、例外のた
めの割り込みベクタ3はないものとする。したがって、
割り込みテーブル2は、8個の割り込み要因に対応する
8個の割り込みベクタ3(#0〜#7の割り込みベクタ
3)を持っている。
中央処理装置9は、割り込みへフタベースアドレスレジ
スタ4と、割り込み要因レジスタ5と、割り込み要因マ
スクレジスタ6と、旧割り込み要因マスクレジスタ7と
、割り込みアドレスレジスタ8とを含んで構成されてい
る。
割り込みベクタヘースアドレスレジスタ4は、主記憶装
置1内の割り込みテーブル2の先頭アドレスを格納して
いる。
割り込み要因レジスタ5は、8個の割り込み要因に対応
する8ビツト(第0ビツト〜第7ビノトの8ビツト)を
持ち、あるビットが「1」のときにそのビットに対応す
る割り込み要因に係る割り込みの要求があることを示す
割り込み要因マスクレジスタ6は、8個の割り込み要因
に対応する8ビツトを持ち、あるピッl−が「1」のと
きにそのビットに対応する割り込み要因に係る割り込み
が受け付は可能であることを示す(割り込み要因マスク
レジスタ6内の値を割り込み要因マスク情報という)。
旧割り込み要因マスクレジスタ7は、割り込み発生時に
割り込み要因マスクレジスタ6に設定されていた値(割
り込め直前における割り込み要因マスク情報)を旧割り
込み要因マスク情報として格納(退避)する(旧割り込
み要因マスク情報を退避するためのレジスタであるので
8ビツトを持っている)。
割り込みアドレスレジスタ8は、割り込みが発生した時
に割り込まれた命令のアドレスを格納する。
退避遷移機構10は、割り込み発生時に、割り込み要因
マスクレジスタ6内の割り込み要因マスク情報を旧割り
込み要因マスク情報として旧割り込み要因マスクレジス
フ7に退避しく旧割り込み要因マスク情報の退避を行い
)、発生した割り込みに係る割り込み要因に対応する割
り込みへフタ3を割り込みテーブル2から読み出し、そ
の割り込みベクタ3中の割り込み可能情I[132(第
2図参照)を割り込み要因マスクレジスタ6に設定しく
その割り込み可能情報32で受け付は可能と指定されて
いる割り込みのみを受け付けるような状態に遷移させ)
、その割り込みベクタ3中の割り込み処理ルーチン開始
アドレス31 (第2図参照)で指定されている割り込
み処理ルーチンに制御を移す。
復帰機構20は、割り込みからの復帰時に、旧割り込み
要因マスクレジスタ7に退避されていた旧割り込み要因
マスク情報を割り込み要因マスクレジスタ6に設定しく
その旧割り込み要因マスク情報で受け付は可能と指定さ
れている割り込みのみを受け付けるような状態に遷移さ
せ)、割り込みアドレスレジスタ8で指定されている命
令に制御を戻す。
第2図を参照すると、主記憶装置1上に配置されている
割り込みテーブル2内の各割り込みベクタ3は、対応す
る割り込み要因に係る割り込み処理ルーチンの開始アド
レスを示す割り込み処理ルーチン開始アドレス31と、
その割り込み処理ルーチンの開始後に受け付は可能な割
り込みに係る割り込み要因を指定する割り込み可能情報
32とを持つ。なお、割り込みベクタ3の内容は変更可
能である。
割り込み可能情報32は8ビットの情報であり、各ビッ
トは各割り込み要因に対応する。すなわち、あるビ・2
トが「1」のときには、そのビットに対応する割り込み
要因に係る割り込みを受け付けることが可能であること
を意味している(このように、割り込み要因毎の割り込
み受け付は可能/不能を示す情報を設定することができ
る)。
次に、このように構成された本実施例の情報処理装置の
割り込み制御方式の動作について説明する。
まず、割り込み発生時における退避遷移機構10の動作
について説明する。
退避遷移機構10は、以下に示すような処理を行う。
(]、)  割り込み要因レジスタ5内の値と割り込め
要因マスクレジスタ6内の値とのビット毎の論理積(A
ND)をとり、その結果が「IJであるピントがあった
らそのビットに対応する割り込み要因に係る割り込みを
発生させる。
なお、論理積の結果、複数のビットが「1」であった場
合には、それらの中の上位(MSB(Most  51
gn1ficant  Bit)に近い)のピントに対
応する割り込み要因に係る割り込みを発生させる。
(2)割り込みが発生しなければ次に実行するはずであ
った命令のアドレスを、割り込みアドレスレジスタ8に
格納(退避)する。
また、現在の割り込み要因マスクレジスタ6の値を、旧
割り込み要因マスクレジスタ7に格納(退避)する。
(3)発生した割り込みに係る割り込み要因に対応する
割り込みベクタ3を、割り込みテーブル2から読み出す
すなわち、第Nビット(NはO〜7の整数)に対応する
割り込み要因に係る割り込みが発生した場合には、N番
目(#N)の割り込みベクタ3を読み出す。
(4)読み出した割り込みベクタ3中の割り込み可能情
報32を割り込み要因マスクレジスタ6に設定する。
(5)読み出した割り込みベクタ3中の割り込み処理ル
ーチン開始アドレス31に分岐する。
続いて、割り込みからの復帰時(割り込みからの復帰命
令の実行時)における復帰機構20の動作について説明
する。
復帰機構20は、割り込みからの復帰命令に基づいて、
以下に示すような処理を行う。
(1)  旧割り込む要因マスクレジスタ7内の値を読
み出し、その値を割り込み要因マスクレジスタ6に設定
する。
(2)  割り込みアドレスレジスタ8内のアドレス(
割り込みが発生しなければ次に実行するはずであった命
令のアドレス)に分岐する。
〔発明の効果〕
以上説明したように本発明は、割り込みテーブル、退避
遷移機構および復帰機構を設けることにより、従来の情
報処理装置における割り込み制御方式に比べて、受け付
は可能な割り込みを割り込み要因毎に制御することが容
易にできるようになるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すプロ・7り図、 第2図は第1図中の割り込みベクタの構成を示す図であ
る。 図において、 ■・・・主記憶装置、 2・・・割り込みテーブル、 3・・・割り込みベクタ、 4・・・割り込みベクタベースアドレスレジスタ、 5・・・割り込み要因レジスタ、 6・・・割り込み要因マスクレジスフ、7・・・旧割り
込み要因マスクレジスタ、8・・・割り込みアドレスレ
ジスフ、 9・・・中央処理装置、 10・・退避遷移機構、 20・・復帰機構、 31・・割り込み処理ルーチン開始アドレス、32・・
割り込み可能情報である。 特許出刺人 日本電気株式会社

Claims (1)

  1. 【特許請求の範囲】 割り込み処理ルーチン開始アドレスおよび割り込み可能
    情報が設定される割り込みベクタを割り込み要因毎に有
    する割り込みテーブルと、 割り込み発生時に、旧割り込み要因マスク情報の退避を
    行い、発生した割り込みに係る割り込み要因に対応する
    割り込みベクタを前記割り込みテーブルから読み出し、
    その割り込みベクタ中の割り込み可能情報で受け付け可
    能と指定されている割り込みのみを受け付ける状態への
    遷移を行い、その割り込みベクタ中の割り込み処理ルー
    チン開始アドレスで指定されている割り込み処理ルーチ
    ンに制御を移す退避遷移機構と、 割り込みからの復帰時に、前記退避遷移機構により退避
    されていた旧割り込み要因マスク情報で受け付け可能と
    指定されている割り込みのみを受け付ける状態への遷移
    を行う復帰機構と を有することを特徴とする情報処理装置の割り込み制御
    方式。
JP14954090A 1990-06-07 1990-06-07 情報処理装置の割り込み制御方式 Pending JPH0442328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14954090A JPH0442328A (ja) 1990-06-07 1990-06-07 情報処理装置の割り込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14954090A JPH0442328A (ja) 1990-06-07 1990-06-07 情報処理装置の割り込み制御方式

Publications (1)

Publication Number Publication Date
JPH0442328A true JPH0442328A (ja) 1992-02-12

Family

ID=15477378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14954090A Pending JPH0442328A (ja) 1990-06-07 1990-06-07 情報処理装置の割り込み制御方式

Country Status (1)

Country Link
JP (1) JPH0442328A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259968A (ja) * 2005-03-16 2006-09-28 Seiko Epson Corp プロセッサ及びこのプロセッサ適用される割込み処理制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214939A (ja) * 1988-02-23 1989-08-29 Nec Corp シングルチップマイクロコンピュータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214939A (ja) * 1988-02-23 1989-08-29 Nec Corp シングルチップマイクロコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259968A (ja) * 2005-03-16 2006-09-28 Seiko Epson Corp プロセッサ及びこのプロセッサ適用される割込み処理制御方法

Similar Documents

Publication Publication Date Title
US5812868A (en) Method and apparatus for selecting a register file in a data processing system
JPH01237864A (ja) Dma転送制御装置
JPH0442328A (ja) 情報処理装置の割り込み制御方式
JP2003058381A (ja) プログラムによる例外処理設定を可能にしたプロセッサ
JP2889285B2 (ja) 露光データ転送方法および転送装置
JPS63111535A (ja) デ−タ処理装置
JP2743685B2 (ja) 固定小数点プロセッサ
JP2845780B2 (ja) データ転送制御回路
JP2002041310A (ja) クラス動的バインドシステムおよび方法
JP3520966B2 (ja) 情報処理装置
JP2001075778A (ja) 演算装置および方法
JPH0512114A (ja) キヤツシユメモリ
JPS6069751A (ja) 演算用レジスタのメモリ化制御方式
JPH01175053A (ja) セグメンテーション方式のデータ処理装置
JPH0223439A (ja) データ処理装置
JPS6086625A (ja) デ−タ処理装置
JPH0290373A (ja) 画像縮小拡大処理器
JPH04358227A (ja) マイクロプロセッサ
JPH05120014A (ja) マイクロコンピユータ
JPH0744382A (ja) サブルーチン処理における移行・復帰手続を高速化したディジタルシグナルプロセッサ
JPH01297732A (ja) 割込制御方式
JPH05127870A (ja) データ処理装置
JPH08297583A (ja) 割り込み処理装置およびその方法
JP2002366349A (ja) プログラム制御方法およびその装置
JPH0997185A (ja) 情報処理装置およびその方法