JP2845780B2 - データ転送制御回路 - Google Patents
データ転送制御回路Info
- Publication number
- JP2845780B2 JP2845780B2 JP21345095A JP21345095A JP2845780B2 JP 2845780 B2 JP2845780 B2 JP 2845780B2 JP 21345095 A JP21345095 A JP 21345095A JP 21345095 A JP21345095 A JP 21345095A JP 2845780 B2 JP2845780 B2 JP 2845780B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- transfer
- data
- data transfer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、記憶領域へのデー
タ転送を制御するデータ転送制御回路、特に情報処理装
置における主記憶に対するデータ転送制御回路に関す
る。
タ転送を制御するデータ転送制御回路、特に情報処理装
置における主記憶に対するデータ転送制御回路に関す
る。
【０００２】
【従来の技術】従来のこの種のデータ転送制御回路は、
演算ユニット内のレジスタファイルの内容を、同一ブロ
ック内であるという条件の下に、任意の複数ワードにわ
たって記憶領域に転送する場合、転送データに対するレ
ジスタファイルのワードアドレスは、マイクロ命令では
レジスタファイルのブロック境界のみを指定し、ブロッ
ク境界内のワードアドレスは、転送長から生成してい
る。
演算ユニット内のレジスタファイルの内容を、同一ブロ
ック内であるという条件の下に、任意の複数ワードにわ
たって記憶領域に転送する場合、転送データに対するレ
ジスタファイルのワードアドレスは、マイクロ命令では
レジスタファイルのブロック境界のみを指定し、ブロッ
ク境界内のワードアドレスは、転送長から生成してい
る。
【０００３】以下に、例を用いて転送長からのブロック
境界内のワードアドレス生成を説明する。尚、ここでは
１ブロックが８ワードから構成され、転送長は８ビット
のデータで示されているものとする。なお、ワードは０
オリジンで表わすものとする。 （例１） マイクロ命令１：ブロック内先頭ワードから
指定された転送長分の連続したワードをブロック内左づ
めで記憶領域に転送する。
境界内のワードアドレス生成を説明する。尚、ここでは
１ブロックが８ワードから構成され、転送長は８ビット
のデータで示されているものとする。なお、ワードは０
オリジンで表わすものとする。 （例１） マイクロ命令１：ブロック内先頭ワードから
指定された転送長分の連続したワードをブロック内左づ
めで記憶領域に転送する。
【０００４】この場合、転送長は８ビット中の３ビット
で表され、［０００］で１ワード転送を示し、ワードア
ドレスはそのまま［０００］となる。
で表され、［０００］で１ワード転送を示し、ワードア
ドレスはそのまま［０００］となる。
【０００５】［１１１］で８ワード転送を示し、ワード
アドレスは［０００］から［１１１］までカウントアッ
プしていく。 （例２） マイクロ命令２：ブロック内の最終ワードに
かけて指定された転送長分の連続したワードをブロック
内右づめで記憶領域に転送する。
アドレスは［０００］から［１１１］までカウントアッ
プしていく。 （例２） マイクロ命令２：ブロック内の最終ワードに
かけて指定された転送長分の連続したワードをブロック
内右づめで記憶領域に転送する。
【０００６】この場合、転送長は８ビット中の３ビット
で表され、［０００］で１ワード転送を示し、ワードア
ドレスはこの値を反転して［１１１］となる。
で表され、［０００］で１ワード転送を示し、ワードア
ドレスはこの値を反転して［１１１］となる。
【０００７】［１１１］で８ワード転送を示し、ワード
アドレスはこの値を反転した［０００］から［１１１］
までカウントアップしていく。 （例３） マイクロ命令３：ブロック内の飛び飛びのワ
ードデータを記憶領域に転送する。
アドレスはこの値を反転した［０００］から［１１１］
までカウントアップしていく。 （例３） マイクロ命令３：ブロック内の飛び飛びのワ
ードデータを記憶領域に転送する。
【０００８】この場合、転送長は８ビットで表され、”
１”であるビットに対応したワードが転送される。
１”であるビットに対応したワードが転送される。
【０００９】［０１０１００１１］の場合、ワード１、
ワード３、ワード６、ワード７の４ワードが順次記憶領
域に転送される。
ワード３、ワード６、ワード７の４ワードが順次記憶領
域に転送される。
【００１０】このように、レジスタファイルの内容を、
任意の複数のワードにわたって記憶領域に転送するマイ
クロ命令の実行は、マイクロ命令の実行とともにあらか
じめ登録されていた転送長情報を取り出して、ワードア
ドレスを生成するために１Ｔ実行時間を余計に必要とす
る。
任意の複数のワードにわたって記憶領域に転送するマイ
クロ命令の実行は、マイクロ命令の実行とともにあらか
じめ登録されていた転送長情報を取り出して、ワードア
ドレスを生成するために１Ｔ実行時間を余計に必要とす
る。
【００１１】
【発明が解決しようとする課題】上述した従来のデータ
転送制御回路では、任意の転送長より転送データのブロ
ック内ワードアドレスを生成しているため、マイクロ命
令の指定がレジスタファイルのブロック内の０ワードか
ら転送長の示すワード分の転送データを取り出すような
場合でも、転送長の情報を取り出してレジスタファイル
のワードアドレスを生成するので、１Ｔ実行時間を余計
に必要とするという問題がある。
転送制御回路では、任意の転送長より転送データのブロ
ック内ワードアドレスを生成しているため、マイクロ命
令の指定がレジスタファイルのブロック内の０ワードか
ら転送長の示すワード分の転送データを取り出すような
場合でも、転送長の情報を取り出してレジスタファイル
のワードアドレスを生成するので、１Ｔ実行時間を余計
に必要とするという問題がある。
【００１２】
【課題を解決するための手段】本発明の回路は、演算ユ
ニット内のレジスタファイルから、１ブロックデータ内
の任意長のデータを取り出し記憶領域に連続して送出す
るデータ転送制御回路において、マイクロ命令により指
定される転送長情報を受けるレングスレジスタと、該レ
ングスレジスタの内容と前記マイクロ命令の種別から前
記レジスタファイルのワードアドレスを生成する転送ワ
ードアドレス生成回路と、該転送ワードアドレス生成回
路の出力から前記レジスタファイルのブロック内アドレ
スが所定のワードであるか否かを判定するワード判定回
路と、マイクロ命令から記憶領域へのデータ転送指示を
生成するデータ転送指示生成回路と、前記ワード判定回
路の出力が前記所定のワード以外を示しているときは最
初の１マシンタイムの間だけ前記データ転送指示を抑止
する抑止回路とを有することを特徴とする。
ニット内のレジスタファイルから、１ブロックデータ内
の任意長のデータを取り出し記憶領域に連続して送出す
るデータ転送制御回路において、マイクロ命令により指
定される転送長情報を受けるレングスレジスタと、該レ
ングスレジスタの内容と前記マイクロ命令の種別から前
記レジスタファイルのワードアドレスを生成する転送ワ
ードアドレス生成回路と、該転送ワードアドレス生成回
路の出力から前記レジスタファイルのブロック内アドレ
スが所定のワードであるか否かを判定するワード判定回
路と、マイクロ命令から記憶領域へのデータ転送指示を
生成するデータ転送指示生成回路と、前記ワード判定回
路の出力が前記所定のワード以外を示しているときは最
初の１マシンタイムの間だけ前記データ転送指示を抑止
する抑止回路とを有することを特徴とする。
【００１３】
［実施例］次に本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例のブロック図であ
る。本発明のデータ転送制御回路１０は、マイクロ命令
により指定される転送長情報を受けるレングスレジスタ
１１と、レングスレジスタ１１の内容とマイクロ命令の
種別からレジスタファイル２０のワードアドレスを生成
する転送ワードアドレス生成回路１２と、転送ワードア
ドレス生成回路１２の出力を受ける転送ワードアドレス
レジスタ１５と、転送ワードアドレス生成回路１２の出
力からレジスタファイル２０のブロック内アドレスが０
ワードから始まるか否かを判別する０ワード判定回路１
４と、マイクロ命令から記憶領域へのデータ転送指示を
生成するデータ転送指示生成回路１３と、データ転送指
示生成回路１３の出力を受けるデータ転送指示レジスタ
１６と、０ワード判定回路１４の出力によりデータ転送
指示レジスタ１６の出力を抑止できる抑止回路１７とか
ら構成される。
る。本発明のデータ転送制御回路１０は、マイクロ命令
により指定される転送長情報を受けるレングスレジスタ
１１と、レングスレジスタ１１の内容とマイクロ命令の
種別からレジスタファイル２０のワードアドレスを生成
する転送ワードアドレス生成回路１２と、転送ワードア
ドレス生成回路１２の出力を受ける転送ワードアドレス
レジスタ１５と、転送ワードアドレス生成回路１２の出
力からレジスタファイル２０のブロック内アドレスが０
ワードから始まるか否かを判別する０ワード判定回路１
４と、マイクロ命令から記憶領域へのデータ転送指示を
生成するデータ転送指示生成回路１３と、データ転送指
示生成回路１３の出力を受けるデータ転送指示レジスタ
１６と、０ワード判定回路１４の出力によりデータ転送
指示レジスタ１６の出力を抑止できる抑止回路１７とか
ら構成される。
【００１５】記憶領域に対する任意の転送長のデータ転
送のマイクロ命令が発行されると、データ転送指示生成
回路１３でデータ転送指示が生成され、データ転送指示
レジスタ１６にセットされる。マイクロ命令は、また転
送長情報レジスタ群３０を参照して、あらかじめ登録さ
れていた転送長情報を取り出し、レングスレジスタ１１
にセットする。レングスレジスタ１１の出力は転送ワー
ドアドレス生成回路１２にで、転送ワードが無くなるま
で転送ワードアドレスを生成するのに使用される。転送
ワードアドレス生成回路１２の出力は、転送ワードアド
レスレジスタ１５に入力される。転送ワードアドレスレ
ジスタ１５は、転送ワードアドレス生成回路１２からの
入力が無いかぎり、常にレジスタファイル２０のブロッ
ク内０ワード指している。
送のマイクロ命令が発行されると、データ転送指示生成
回路１３でデータ転送指示が生成され、データ転送指示
レジスタ１６にセットされる。マイクロ命令は、また転
送長情報レジスタ群３０を参照して、あらかじめ登録さ
れていた転送長情報を取り出し、レングスレジスタ１１
にセットする。レングスレジスタ１１の出力は転送ワー
ドアドレス生成回路１２にで、転送ワードが無くなるま
で転送ワードアドレスを生成するのに使用される。転送
ワードアドレス生成回路１２の出力は、転送ワードアド
レスレジスタ１５に入力される。転送ワードアドレスレ
ジスタ１５は、転送ワードアドレス生成回路１２からの
入力が無いかぎり、常にレジスタファイル２０のブロッ
ク内０ワード指している。
【００１６】一方、転送ワードアドレス生成回路１２の
出力は、０ワード判定回路１４にも入力され、転送デー
タがレジスタファイル２０のブロック内の０ワード以外
から取りだされる場合、最初の１Ｔ間抑止信号を出力
し、抑止回路１７でデータ転送指示が抑止される。
出力は、０ワード判定回路１４にも入力され、転送デー
タがレジスタファイル２０のブロック内の０ワード以外
から取りだされる場合、最初の１Ｔ間抑止信号を出力
し、抑止回路１７でデータ転送指示が抑止される。
【００１７】転送データの取り出しアドレスが、レジス
タファイル２０のブロック内において０ワードから始ま
る場合、０ワード判定回路１４において抑止信号は発行
されず、あらかじめ取り出されていたレジスタファイル
２０の０ワードの内容が記憶領域に転送される。転送ワ
ードアドレスが０ワードから始まる場合、転送ワードア
ドレス生成回路１２では、２番目のワードアドレスから
転送ワードが無くなるまで、転送ワードを転送ワードア
ドレスレジスタ１５に入力し、以後レジスタファイル２
０のワードアドレスは転送ワードアドレスレジスタ１５
の出力により決まる。
タファイル２０のブロック内において０ワードから始ま
る場合、０ワード判定回路１４において抑止信号は発行
されず、あらかじめ取り出されていたレジスタファイル
２０の０ワードの内容が記憶領域に転送される。転送ワ
ードアドレスが０ワードから始まる場合、転送ワードア
ドレス生成回路１２では、２番目のワードアドレスから
転送ワードが無くなるまで、転送ワードを転送ワードア
ドレスレジスタ１５に入力し、以後レジスタファイル２
０のワードアドレスは転送ワードアドレスレジスタ１５
の出力により決まる。
【００１８】これに対し、転送データの取り出しアドレ
スが、レジスタファイル２０のブロック内において、０
ワード以外から始まる場合、０ワード判定回路１４にお
いて抑止信号が１Ｔ間発行され、この間に転送ワードア
ドレスレジスタ１５に転送ワードアドレス生成回路１２
で生成されたワードアドレスが入力され、以後、転送ワ
ードアドレスレジスタ１５の出力によりレジスタファイ
ル２０から転送データが取り出される。
スが、レジスタファイル２０のブロック内において、０
ワード以外から始まる場合、０ワード判定回路１４にお
いて抑止信号が１Ｔ間発行され、この間に転送ワードア
ドレスレジスタ１５に転送ワードアドレス生成回路１２
で生成されたワードアドレスが入力され、以後、転送ワ
ードアドレスレジスタ１５の出力によりレジスタファイ
ル２０から転送データが取り出される。
【００１９】
【発明の効果】以上説明したように、本発明は、任意の
転送長のデータを記憶領域に転送する命令において、特
に転送データとなるレジスタファイルのブロック内アド
レスが０ワードから始まる場合、１Ｔ目にあらかじめ取
り出しておいた０ワードのデータを転送し、２Ｔ目以降
に転送長から生成したワードアドレスのデータを転送す
ることで、転送長から転送ワードアドレスを生成するた
めにかかる実行Ｔ数の無駄をなくすという効果を有す
る。
転送長のデータを記憶領域に転送する命令において、特
に転送データとなるレジスタファイルのブロック内アド
レスが０ワードから始まる場合、１Ｔ目にあらかじめ取
り出しておいた０ワードのデータを転送し、２Ｔ目以降
に転送長から生成したワードアドレスのデータを転送す
ることで、転送長から転送ワードアドレスを生成するた
めにかかる実行Ｔ数の無駄をなくすという効果を有す
る。
【図１】本発明の一実施例のブロック図である。
１０ データ転送制御回路 １１ レングスレジスタ １２ 転送ワードアドレス生成回路 １３ データ転送指示生成回路 １４ ０ワード判定回路 １５ 転送ワードアドレスレジスタ １６ データ転送指示レジスタ １７ 抑止回路 ２０ レジスタファイル ３０ 転送長情報レジスタ群。
Claims (2)
- 【請求項１】 演算ユニット内のレジスタファイルか
ら、１ブロックデータ内の任意長のデータを取り出し記
憶領域に連続して送出するデータ転送制御回路におい
て、 マイクロ命令により指定される転送長情報を受けるレン
グスレジスタと、該レングスレジスタの内容と前記マイ
クロ命令の種別から前記レジスタファイルのワードアド
レスを生成する転送ワードアドレス生成回路と、該転送
ワードアドレス生成回路の出力から前記レジスタファイ
ルのブロック内アドレスが所定のワードであるか否かを
判定するワード判定回路と、マイクロ命令から記憶領域
へのデータ転送指示を生成するデータ転送指示生成回路
と、前記ワード判定回路の出力が前記所定のワード以外
を示しているときは最初の１マシンタイムの間だけ前記
データ転送指示を抑止する抑止回路とを有することを特
徴とするデータ転送制御回路。 - 【請求項２】 前記所定のワードを前記レジスタファイ
ルの０ワードとすることを特徴とする請求項１記載のデ
ータ転送制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21345095A JP2845780B2 (ja) | 1995-08-22 | 1995-08-22 | データ転送制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21345095A JP2845780B2 (ja) | 1995-08-22 | 1995-08-22 | データ転送制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962568A JPH0962568A (ja) | 1997-03-07 |
| JP2845780B2 true JP2845780B2 (ja) | 1999-01-13 |
Family
ID=16639432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21345095A Expired - Fee Related JP2845780B2 (ja) | 1995-08-22 | 1995-08-22 | データ転送制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845780B2 (ja) |
-
1995
- 1995-08-22 JP JP21345095A patent/JP2845780B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0962568A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JP2845780B2 (ja) | データ転送制御回路 | |
| JPH0560629B2 (ja) | ||
| JPH07219766A (ja) | 演算処理装置 | |
| JPH0792902A (ja) | プログラマブルコントローラ | |
| JP2743685B2 (ja) | 固定小数点プロセッサ | |
| JPH08171488A (ja) | データアドレス制御回路 | |
| JPS6188334A (ja) | 除算回路 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPH03288228A (ja) | 情報処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0442328A (ja) | 情報処理装置の割り込み制御方式 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPS62113239A (ja) | マイクロ命令生成方式 | |
| JPH02190968A (ja) | ベクトル処理装置 | |
| JPS6375833A (ja) | 情報処理装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPS6057603B2 (ja) | 演算処理装置 | |
| JPH10320380A (ja) | ベクトル処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH02244329A (ja) | ディジタル信号処理装置 | |
| JPS6238748B2 (ja) | ||
| JPS63311568A (ja) | ベクトル演算マスク制御方式 | |
| JPH04333115A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |