JPH02190968A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘欠１ 本発明はベクトル処理装置に関し、特にベクトルレジス
タを有し、ベクトルレジスタ間のデータ転送機能を有す
るベクトル処理装置に関する。

良米亘韮 従来、この種のベクトル処理装置においては、ベクトル
レジスタにおけるデータの読出し書込みの開始アドレス
がベクトルレジスタの先頭に固定されているものが多い
。

したがって、必要とするデータがベクトルレジスタの途
中から存在していたとしても、ベクトル処理をベクトル
レジスタの先頭から行うか、あるいはいったん要素番号
をずらして別のベクトルレジスタに転送し、途中から存
在するベクトルデータをベクトルレジスタの先頭に移動
させた後に、ベクトル処理をベクトルレジスタの先頭か
ら行う必要があった。

このような従来のベクトル処理装置では、必要とするデ
ータがベクトルレジスタの途中がら存在しているときに
、同一のベクトルレジスタ内でベクトルデータの格納位
置をずらず機能がないなめ、いったん読込んできたベク
トルデータを、位置をずらして別のベクトルレジスタに
再配置する必要があり、この再配置の処理時間のために
ベクトル処理にロス時間が発生するという欠点がある。

また、別のベクトルレジスタに再配置するときにそれら
別のベクトルレジスタに未使用中のものがなければ、他
のベクトルレジスタのデータを主記憶装置に退避させる
などの処理が必要となり、ベクトル処理のロス時間がさ
らに大きくなってしようという欠点がある。

九肌丘旦刀 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、必要とするデータがベクトルレジスタの
途中から存在しているときのロス時間を減少させること
ができ、ベクトル処理を高速に行うことができるベクト
ル処理装置の提供を目的とする。

１肌へ■羞 本発明によるベクトル処理装置は、ベクトル処理におい
て使用されるベクトルデータを格納するベクトルレジス
タと、前記ベクトルレジスタへのアクセスアドレスを生
成する生成手段と、前記生成手段により生成された前記
アクセスアドレスに、前記ベクトル処理において必要と
するベクトルデータに対応するアクセスアドレスの前記
ベクトルレジスタの先頭アドレスからのオフセット値を
加算して前記ベクトルレジスタに供給する手段とを有す
ることを特徴とする。

本発明による他のベクトル処理装置は、ベクトル処理に
おいて使用されるベクトルデータを格納するベクトルレ
ジスタと、前記ベクトルレジスタへのアクセスアドレス
を生成する生成手段と、前記ベクトル処理において必要
とするベクトルデータに対応するアクセスアドレスの前
記ベクトルレジスタの先頭アドレスからのオフセット値
を保持する保持手段と、次ベクトル処理において必要と
するベクトルデータに対応するアクセスアドレスのオフ
セット値を前記保持手段に保持されたオフセット値に加
算する加算手段と、前記生成手段により生成された前記
アクセスアドレスに前記加算手段の加算結果を加算して
前記ベクトルレジスタに供給する手段とを有することを
特徴とする。

尺鳳］ 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、ベクトルレジスタ１の内容は信号線１
０１を介して読出されて図示せぬベクトル演算器などに
送出される。また、ベクトルレジスタ１への書込みデー
タはベクトル演算器などから信号ＭＡ１０２を介して入
力される。

リードアドレスカウンタ（ＲＡＣ）２の内容は信号線１
０３を介してリードアドレス加算器（ＡＤＤ）５に送出
され、ライトアドレスカウンタ（ＷＡＣ）３の内容は信
号線１０４を介してライトアドレス加算器（ＡＤＤ）６
に送出される。

オフセットレジスタ（ＯＡＲ）４には信号線１０５を介
して図示せぬ命令制御部からオフセット値がセットされ
、その保持された内容は信号線１０６を介してリードア
ドレス加算器５とライトアドレス加算器６とに夫々送出
される。

リードアドレス加算器５はリードアドレスカウンタ２の
内容とオフセットレジスタ４に保持された内容とを加算
し、その加算結果を信号線１０７を介してリードアドレ
スレジスタ（ＲＡＲ）７に送出する。

ライトアドレス加算器６はライトアドレスカウンタ３の
内容とオフセットレジスタ４に保持された内容とを加算
し、その加算結果を信号線１０８を介してライトアドレ
スレジスタ（ＷＡＲ）８に送出する。

リードアドレスレジスタ７に保持された内容は信号線１
０９を介してベクトルレジスタ１にリードアドレスとし
て供給され、ライトアドレスレジスタ８に保持された内
容は信号線１１０を介してベクトルレジスタ１にライト
アドレスとして供給される。

以下、第１図を用いて本発明の一実施例の動作について
説明する。

システムの初期状態において、オフセットレジスタ４に
は「０」がセットされている。

また、リードアドレスカウンタ２およびライトアドレス
カウンタ３はベクトルレジスタ１に格納されたベクトル
データへのアクセスが行われる前には「０」が入ってお
り、ベクトルデータの１要素がアクセスされる度に１ず
つカウントアツプされ、化アクセス要素数までカウント
アツプされる。

オフセットレジスタ４が「０」の状態のときには、リー
ドアドレスカウンタ２およびライトアドレスカウンタ３
の値はリードアドレス加算器５およびライトアドレス加
算器６を通ってそのままリードアドレスレジスタ７およ
びライトアドレスレジスタ８にセットされ、信号線１０
９，１１０を介してベクトルレジスタ１に供給されてリ
ードアドレスおよびライトアドレスとして使用される。

この場合、ベクトルデータのアクセスはベクトルレジス
タ１の物理的構成の先頭アドレスから行われる。

オフセットレジスタ４の内容の変更はオフセットレジス
タ設定命令またはベクトルレジスタアクセス命令によっ
て行われ、該命令によ７て与えられたオフセット値は命
令制御部から信号線１０５を介してオフセットレジスタ
４にセットされる。

オフセットレジスタ４に命令制御部からのオフセット値
がセットされた状態のときには、リードアドレス加算器
５およびライトアドレス加算器６においてリードアドレ
スカウンタ２およびライトアドレスカウンタ３の値にオ
フセットレジスタ４にセットされたオフセット値が加算
され、その加算結果がリードアドレスレジスタ７および
ライトアドレスレジスタ８にセットされる。

リードアドレスレジスタ７およびライトアドレスレジス
タ８にセットされたアドレスは、リードアドレスおよび
ライトアドレスとしてベクトルレジスタ１に供給され、
ベクトルレジスタ１へのアクセスが行われる。

このとき、ベクトルレジスタ１の要素数ｎと、リードア
ドレスカウンタ２およびライトアドレスカウンタ３、オ
フセットレジスタ４、リードアドレス加算器５およびラ
イトアドレス加算器６のビット＠ρとをｎ＝２１となる
ように構成し、リードアドレス加算器５およびライトア
ドレス加算器６において加算結果がケタあぶれを起こし
たときに「０」に回り込むように構成しておけば、オフ
セットレジスタ４にｒ□ｊ以外の値が設定してあっても
、ベクトルレジスタ１を要素数ｎ個の連続したレジスタ
ファイルとしてアクセスすることができる。

よって、必要とするベクトルデータがベクトルレジスタ
１の途中から存在していたとしても、ベクトルレジスタ
１のベクトルデータを別のベクトルレジスタに転送する
ことなく、すなわちベクトルデータの転送に伴うロス時
間なしに、必要とするベクトルデータに対してベクトル
レジスタ１の任意の位置からアクセスすることができ、
ベクトルデータの要素番号をずらしながら行うようなベ
クトル処理を高速に処理することができる。

第２図は本発明の他の実施例の構成を示すブロック図で
ある０図において、本発明の他の実施例によるベクトル
処理装置は移動量レジスタ９およびオフセット加算器（
ＡＤＤ）１０を設けた以外は、第１図に示ず本発明の一
実施例によるベクトル処理装置と同様の構成となってお
り、同−構成部品には同一符号を付しである。また、そ
れら同一構成部品の動作も本発明の一実施例の動作と同
様である。

移動量レジスタ９は信号線１１１を介して図示せぬ命令
制御部から送られてきた移動量を保持し、移動量レジス
タ９に保持された内容は信号線１１２を介してオフセ・
ｙト加算器１０に送出される。

オフセット加算器１０はオフセットレジスタ４に保持さ
れた内容と移動量レジスタ９に保持された内容とを加算
し、その加算結果を信号線１１３を介してオフセットレ
ジスタ４に送出する。

すなわち、ベクトルレジスタ１においてデータシフトを
行う場合、データシフトを行う命令によって指定される
移動量が命令制御部から移動量レジスタ９に送られてく
る。この移動量とその時点におけるオフセットレジスタ
４の内容とがオフセット加算器１０で加算され、その加
算結果がオフセットレジスタ４に格納される。

たとえば、オフセットレジスタ４の初期値がｒ０４で、
移動量が［ｋＪの場合には、オフセット加算器１０での
加算結果ｒｋ、がオフセットレジスタ４に格納される。

データシフトが行われた後のベクトルレジスタ１へのア
クセスは、上述の本発明の一実施例の動作と同様にして
、オフセットレジスタ４に格納された値とリードアドレ
スカウンタ２およびライトアドレスカウンタ３の値とを
加算した結果で行われる。

このとき、ベクトルレジスタ１の要素数ｎと、リードア
ドレスカウンタ２およびライトアドレスカウンタ３、リ
ードアドレス加算器５およびライトアドレス加算器６の
ビット幅ｇとをｎ＝２１となるように構成し、リードア
ドレス加算器５およびライトアドレス加算器６において
加算結果がゲタあふれを起こしたときに「０」に回り込
むように構成しておけば、オフセットレジスタ４に「０
」以外の値が設定してあっても、ベクトルレジスタ１を
要素数ｎ個の連続したレジスタファイルとして扱うこと
ができ、ソフト的にはオフセットレジスタ４の値を意識
する必要はない。

ここで、オフセットレジスタ４のビット幅はリードアド
レスカウンタ２およびライトアドレスカウンタ３のビッ
ト幅と同じであり、オフセット加算器１０の構成はリー
ドアドレス加算器５およびライトアドレス加算器６の構
成と同じである。

第３図は本発明の他の実施例の動作を示す図である。第
３図（ａ）はベクトルレジスタ１へのライト動作を示し
、第３図（ｂ）はベクトルレジスタ１へのデータシフト
命令によるリード動作を示している。

これら第２図および第３図を用いて本発明の他の実施例
の動作を説明する。

まず、初期状態、すなわちオフセットレジスタ４の値が
「ＯＪのときに、ベクトルレジスタ１の要素数ｎと同じ
大きさのベクトルデータａ（０）〜ａ　（ｎ−１）をロ
ードすると、オフセットレジスタ４には「０」がセット
されているので、ライトアドレスカウンタ３のカウント
値「０」〜ｒｎ−ＩＪがライトアドレス加算器６および
ライトアドレスレジスタ８を通ってそのままベクトルレ
ジスタ１に供給される。

よって、ベクトルデータａ（０）〜ａ　（ｎ−１）はベ
クトルレジスタ１の物理構成上の先頭アドレス「０」か
ら順次書込まれていく［第３図（ａ）参照Ｊ。

次に、命令制御部でデータシフト命令が実行され、移動
量レジスタ９に移動量「ｋＪがセットされると、オフセ
ットレジスタ４には「０」がセットされているので、オ
フセット加算器１０の加算結果「ｋ」がオフセットレジ
スタ４に格納される。

ここで、ベクトルレジスタ１のリードを行うと、リード
アドレスカウンタ２のカウント値「０」〜ｒｎ−１」に
オフセットレジスタ４の値「ｋＪがリードアドレス加算
器５で加算され、加算結果「ｋ」〜ｒｎ−１＋ｋ」がリ
ードアドレスレジスタ７にセットされてベクトルレジス
タ１にリードアドレスとして供給される。

よって、ベクトルレジスタ１のに番目の要素から順次リ
ードされ、ベクトルデータａ　（ｋ）〜ａ（ｎ−１）　
、　ａ（０）　〜ａ（ｋ−１）が順次読出される［第３
図（ｂ）参照］。

以後、ベクトルレジスタ１に対するアクセスは次にデー
タシフトが行われるまでは、ｋ番目の要素を先頭アドレ
スとして行われる。

したがって、オフセットレジスタ４のオフセット値に加
算される移動量を命令によって与えれば、見掛上同一ベ
クトルレジスタ１内でベクトルデー夕を移動させたこと
となるが、実質的にはデータ転送を行っていないので、
データ転送を行った場合に比べて非常に高速にデータの
移動を行うことができる。

これにより、必要とするベクトルデータがベクトルレジ
スタ１の途中から存在していたとしても、ベクトルレジ
スタ１のベクトルデータを別のベクトルレジスタに転送
することなく、すなわちベクトルデータの転送に伴うロ
ス時間なしに、必要とするベクトルデータに対してベク
トルレジスタ１の任意の位置からアクセスすることがで
き、ベクトルデータの要素番号をずらしながら行うよう
なベクトル処理を高速に処理することができる。

また、−度ベクトルデータの移動を行った後は、ベクト
ルデータのアクセスの開始位置がオフセットレジスタ４
のオフセット値に固定されるため、ソフト的には移動量
やオフセット値を意識する必要はない。

このように、命令によってオフセットレジスタ４に設定
されたオフセット値をリードアドレスカウンタ２および
ライトアドレスカウンタ３の値に加算し、その加算結果
をリードアドレスおよびライトアドレスとしてベクトル
レジスタ１に供給するようにすることによって、ベクト
ルデータの転送に伴うロス時間なしに、必要とするベク
トルデータに対してベクトルレジスタ１の任意の位置か
らアクセスすることが可能となり、ベクトル処理を高速
に処理することができる。

また、命令によって移動量レジスタ９に設定された移動
量をオフセットレジスタ４に保持されたオフセット値に
加算し、その加算結果をリードアドレスカウンタ２およ
びライトアドレスカウンタ３の値に加算してリードアド
レスおよびライトアドレスとしてベクトルレジスタ１に
供給するようにすることによって、ソフト的に移動量や
オフセット値を意識する必要なく、ベクトルデータの転
送に伴うロス時間を削減することができるとともに、必
要とするベクトルデータに対してベクトルレジスタ１の
任意の位置からアクセスすることが可能となり、ベクト
ル処理を高速に処理することができる。

魚」しと宛玉 以上説明したように本発明のベクトル処理装置によれば
、ベクトル処理において必要とするベクトルデータに対
応するアクセスアドレスのオフセット値をベクトルレジ
スタへのアクセスアドレスに加算し、その加算結果をア
クセスアドレスとしてベクトルレジスタに供給するよう
にすることによって、必要とするデータがベクトルレジ
スタの途中から存在しているときのロス時間を減少させ
ることができ、ベクトル処理を高速に行うことができる
という効果がある。

また、本発明の他のベクトル処理装置によれば、ベクト
ル処理において必要とするベクトルデータに対応するア
クセスアドレスのオフセット値に、次ベクトル処理にお
いて必要とするベクトルデータに対応するアクセスアド
レスのオフセット値を加算し、この加算結果をベクトル
レジスタへのアクセスアドレスに加算してベクトルレジ
スタに供給するようにすることによって、ソフト的にオ
フセット値を意識することなく、必要とするデータがベ
クトルレジスタの途中から存在しているときのロス時間
を減少させることができ、ベクトル処理を高速に行うこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の他の実施例の構成を示すブロック図、第
３図は本発明の他の実施例の動作を示す図である。 主要部分の符号の説明 １・・・・・・ベクトルレジスタ ２・・・・・・リードアドレスカウンタ３・・・・・・
ライトアドレスカウンタ４・・・・・・オフセットレジ
スタ ５・・・・・・リードアドレス加算器 ６・・・・・・ライトアドレス加算器 ９・・・・・・移動量レジスタ １０・・・・・・オフセット加算器

Claims (2)

【特許請求の範囲】
1. （１）ベクトル処理において使用されるベクトルデータ
   を格納するベクトルレジスタと、前記ベクトルレジスタ
   へのアクセスアドレスを生成する生成手段と、前記生成
   手段により生成された前記アクセスアドレスに、前記ベ
   クトル処理において必要とするベクトルデータに対応す
   るアクセスアドレスの前記ベクトルレジスタの先頭アド
   レスからのオフセット値を加算して前記ベクトルレジス
   タに供給する手段とを有することを特徴とするベクトル
   処理装置。
2. （２）ベクトル処理において使用されるベクトルデータ
   を格納するベクトルレジスタと、前記ベクトルレジスタ
   へのアクセスアドレスを生成する生成手段と、前記ベク
   トル処理において必要とするベクトルデータに対応する
   アクセスアドレスの前記ベクトルレジスタの先頭アドレ
   スからのオフセット値を保持する保持手段と、次ベクト
   ル処理において必要とするベクトルデータに対応するア
   クセスアドレスのオフセット値を前記保持手段に保持さ
   れたオフセット値に加算する加算手段と、前記生成手段
   により生成された前記アクセスアドレスに前記加算手段
   の加算結果を加算して前記ベクトルレジスタに供給する
   手段とを有することを特徴とするベクトル処理装置。