JPS59212957A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御装置に関する。

ｔｆｉ制御記憶上にマイクロプログラムを格納すること
はもとより、主記憶上にマイクロプログラムを格納し、
該マイクロフログラムを直接実行したり又は必要となっ
た機能毎に制御記憶の特定エリヤに取込んだシ、キャッ
ジ一方式によシ任意のエリヤに取込んだりして制御記憶
上で実行する方式が従来より行なわれている。

このような従来装置においては処理の高速化を目ざし、
記憶素子の高速化とともに処理の複雑化、大規模化に伴
ないマイクロプログラムを構成するマイクロ命令の１ス
テツプで実行する機能を多くし、同時並行動作性を高め
ようとしてビット構成の大なる所謂水平型のマイクロ命
令化が顕著になってきている。

基本的な演算命令等で使用頻度の高いものでは、上記の
水平型マイクロ命令の％倣を最大限に活用してソフトウ
ェア命令の実行に喪するマイクロ命令の数ヲカ・シ少ぜ
しめ、ソフトウェア命令実行時間を短縮するのに極めて
効果的である。しがシ２、その他の多くの命令、例えば
主記憶上のデータハンドリングを繰返す様なリスト処理
命令及び各種制御命令等ではシーケンシャルな処理が多
く、このような機能に対しても一高度に水平化されたマ
イクロ命令を使用した場合には、個々のマイクロ命令で
は一時にはそれを構成する一部のビットのみが使用され
他の残りのビットは使用されない所謂垂直形マイクロ命
令の使い方とな９、マイクロ命令を格納する主記憶、制
御記憶等に無駄を生ずるという欠点がある。

本発明の目的は上記の従来装置の欠点を除去し、マイク
ロ命令を格納する主記憶、制御記憶等の無駄を大幅に減
少したマイクロプログラム制御装置と提供することにあ
る。

本発明の装置は、制御記憶に格納されたマイクロプログ
ラムにより制御されるデータ処理装置において、第１の
種類のソフトウェア命令と第２の種類のソフトウェア命
令とを有するソフトウェアプログラムと前記第２の種類
のソフトウェア命令のそれぞれの機能の少くとも一部を
第１の種類のソフトウェア命令により構成した命令プロ
グラムとを記憶する記憶手段と、前記記憶手段から読み
出すべきソフトウェア命令のアドレスを設定するアドレ
ス設定手段と、第１の信号の供給に応答して１１１記ア
ドレス設定手段から供給されるアドレスを一時記憶し７
第２の信号の供給に応答して前記アドレス設定手段に前
記記憶したアドレスを供給する記憶供給手段と、前記ア
ドレス設定手段から供給されるアドレスにより前記記憶
手段から読み出されるソフトウェア命令が第１の種類の
ソフトウェア命令の場合には前記制御記憶に格納されて
いル前記マイクロプログラムにより該命令の実行を行な
う制御相１手段と、前記アドレス設定手段から供給され
るアドレスにより前記記憶手段から読み出されるソフト
ウェア命令が第２の種類のソフトウェア命令の場合には
該命令によυ指定される前記マイクロプログラムのマイ
クロ命令により前記第１の信号ｆ：発生し予め定めた値
全前記第２の種類のソフトウェア命令に対応する前記命
令プログラムの実行開始アドレスとして前記アドレス設
定子の信号を発生する４ｇ号発生手段とを含む。

次に本発明について図面を参照して詳細に説明する。

前述のようにソフトウェア命令は水平型マイクロ命令を
使用して実行するのに適する第１の命令群と、かかる実
行には不適の第２の命令群とに大別できる。第１の命令
群は第２の命令群に比し、ソフトウェアプログラムに使
用される頻度は格段に高い。従ってソフトウェアプログ
ラムの実行時間に占める割合は第１の命令群が大部で第
２の命令群がソフトウェアプログラムの実行時間の短縮
に寄与する程度は比較的小であり、本発明はこれに着目
して第２の命令群の取扱いを考え目的たる主記憶等の有
効利用が図れるようにしたのである。

更に本発明を支えるものにバッファメモリ、並列処理、
パイプライン処理等の近年の大型コンピュータの高速処
理技術の発展がある。これらにより、基本的な演算命令
等の処理時間の大幅な短縮が期待できるようになった。

そこで本発明では第１の命令群に属するソフトウェア命
令（以下Ａと総称する）は水平型マイクロ命令全使用す
ることとし、第２の命令群に属するソフトウェア命令（
以下Ｂと総称する）は第１の命令群に属するソフトウェ
ア命令で記述したプログラム（以下命令プログラムと呼
称する）とする。したがってＢの実行に当っては該当す
る命令プログラムに含捷れる値数のＡすなわちＡ工、Ａ
２．Ａ３等を実行する必狭がありこのためには更にＡ、
、Ａ２゜Ａ３等を構成する値数の水平型マイクロ命令を
実行する必要がある。上述のようにＢをＡにより構成し
た理由は、Ｂはシーケンシャルな処理が多いので水平型
マイクロ命令を使用しても、同時には一機能のみの実行
しか行なわれない場合が多く、垂直型マイクロ命令と同
じ使い方に寿υ従ってＡで記述しても同じことになるか
らである。しかも前述のパイプライン処理等によシッフ
トウエア命令の並列処理が行々えるようになっているた
め実行時間はむしろ短縮される方向にある。

以上の考えを実現するためには従来装置のようニソフト
ウエア命令を解読してマイクロプログラムを実行するだ
けでは不十分で上記のＢｆ、実行するためには、まず実
行すべきソフトウェア命令を解読してマイクロプログラ
ム（水”ｌマイクロ命令により記述されている）にアク
セスし、これがらＢに該当する命令プログラムにアクセ
スし更にコ（７）　プログラムの実行のためにマイクロ
プロクラムにアクセスする等が必要に々ってくる。

次に以上の動作を図面を使用して詳細に説明する。

図は本発明の一実施例のブロック図である。図を参照す
ると本つ６明の一実施例は、主記憶（１ＶｉｆＶｉ　）
１と、演算回路２と、制御記憶回路３と命令データフェ
ッチ回路４とから構成されている。

主記憶１には所定の処理を行なうソフトウェアプログラ
ム１１と、ソフトウェア命令で記述された複数の命令プ
ログラム群１２とが格納されている。演算回路２は、制
御記憶回路３にょシ制御され各種の演算処理を行うもの
である。制御記憶回路３には、マイクロ命令で記述され
たマイクロプログラムを格納する制御記憶（Ｃ８）　３
１と、Ｃ８３１からマイクロ命令を読み出しＭ読して各
部を制御する制御信号を発生する制御記憶制御回路（算
回路３３とがある。命令データフェッチ回路４はＣ８Ｃ
０ＮＴ３４により制御され、主記憶１からソフトウェア
命令及びデータを取り出し又データを格納したりする回
路であり、取り出した命令を一時格納する命令レジスタ
（ＩＲ）４１．　　取９出したデータまたは格納すべき
データを一時格納するデータレジスタ（ＤＲ）４４、読
出すべき命令のアドレスデータを一時格納する命令カウ
ンタ（ＩＣ）４５、ＩＣ４５のアドレスデータを一時格
納する退避レジスタ（ＳＲ）４７．次に読み出すべき命
令のアドレスを作成するアドレス加算回路４６、読み出
すべき又は書き込むべきデータのアドレスを作成するア
ドレスアダ（ＡＩＪＤ）４２およびアドレスを一時格納
するアドレスレジスタ４３とを含んでいる。

先ず第１の命令群に属するソフトウェア命令Ａ工の場合
の動作について説明する。

この人１については従来装置と全く同じ取扱いが行なわ
れる。すなわ゛ち、この場合とはＩＣ４５に格納されて
いるアドレス信号を主記憶１に供給し、当該アドレス信
号の指定するアドレスに格納されているソフトウェアプ
ログラム１１内の一命令ヲ接続線１０１を介して読出し
ｌＲ４１に格納した該−命令がＡ□であった場合である
。Ａ□によりＣ８３１に格納されているマイクロプログ
ラムを読出す先頭アドレスが５ＡＲ３２に格納され、こ
のアドレス信号が接続線１０８を介してＣ８３１に供給
されて一連の水平型マイクロ命令が読出されてＣ８Ｃ０
ＮＴ３４で解読され制御信号を１１３を介して演算回路
２に供給してＡ１を実行する。この実行においては所要
データが主記憶１から読み出されたり書込まれたシする
が公知技術故説明を省略する。一方Ａ□により次なる命
令のアドレスがアドレス加算回路４６によシ作成されＩ
Ｃ４５に格納される。マイクロ命令によるＡ１の実行が
完了するとＣ８ＣＯＮＴ３４から次なる命令の要求が出
されＩＣ４５に格納されているアドレス信号を主記憶１
に供給して、以下上述の動作を繰返し、かくして複数の
第１の命令群に属するＡ１．Ａ２・・・Ａｎの命令の実
行が行なわれる。

次に第２の命令群に属するソフトウェア命令Ｂ□の場合
の動作について説明する。今度の場合には、ＩＣ４５の
アドレス信号によシ主記憶１のソフトウェアプログラム
１１から読出されｌＲ４１に格納された命令はＢ１であ
る。Ｂ□によシ次なる命令のアドレスが上記のＡ□と同
様にしてＩＣ４５に格納される。更にＢ１によシ指定さ
れるＣ８３１のアドレスが接続線１０５を介し５ＡＲ３
２を経てＣ８３１に供給され当該アドレスに格納されて
いるマイクロ命令が読み出される。Ｂ１により読出され
たマイクロ命令（＋ｖＬ１１と称す）の実行する制御動
作は、制御信号を発生してＩＣ４５にあるアドレスブー
タラ５Ｒ４７に一時格納し、その後Ｃ８Ｃ０ＮＴ３４か
ら供給されるアドレスデータを接続線１１１を介して工
Ｃ４５に格納し、主記憶１へ当該アドレスデータを供給
して該アドレスに格納しであるＢ１に対応するした命令
プログラムを格納している主記憶エリヤの先頭アドレス
である。かくして前記マイクロ命令によシ主記憶１に格
納されている命令プログラム群１２にアクセスし、所定
のアドレスがらＢ１をＡで記述した命令プログラムの最
初の命令Ａｉを取り出しｌＲ４１に格納する。Ａｉは第
１の命令群に属するソフトウェア命令であり、前述と同
様にしてＣ８３１に格納されている水平型マイクロ命令
によシ実行される。以下Ｂ１に対応する命令プログラム
を構成するソフトウェア命令Ａ、＋□＋　Ａ　Ｉ＋２　
’・・・Ａ、＋。が順次よみだされ同様に実行される。

最後にＢ□に対応する命令プログラムの最後のソフトウ
ェア命令Ａ。が読み出されｌＲ４１に格納される。

Ａｏに相当するＣ８３１に格納されているマイクロ命令
（ＩＶＩ　Ｉ　ｏと称す）の実行する制御動作は、制御
信号を発生しＳＲ４７に一時格納されていたアドレスデ
ータｅＩＣ４５に格納し、当該アドレスデータ金主記憶
１に供給して該アドレスに格納しであるソフトウェアプ
ログラム１１の次の命令を読み出すことである。５Ｒ４
７に格納してあったアドレスデータはＳＲ１につづく命
令の格納しであるアドレスであるので読み出された命令
はＢ□に続いて実行すべき命令となる。以上のように、
第１のソフトウェア命令に属するＡに対しては従来通り
高度に水平化したマイクロ命令を使用して実行し、第２
のソフトウェア命令に属するＢに対してはＡで記述した
邸令プログラムとして主記憶１に格納しておき、Ｂｒｌ
によるマイクロ命令ＭＩ　ｎで命令カウンタ４５のアド
レスデータを一時退避させて該当する命令プログラムに
アクセスして実行し、その最後のソフトウェア命令Ａ。

でマイクロ命令ＩＶＩＩ。を実行してＢｎにつづくソフ
トウェア命令の実行に移行する。

かくすることにより、制御記憶３１内に格納される効率
の悪い水平型マイクロ命令の数は格段に減少して制御記
憶３１を効率よく使用することができる。

第２のソフトウェア命令群をマイクロプログラム化した
場合には計算機システムが異なれば当該マイクロプログ
ラムも異なシ各システム毎に設計しなければならないが
°、命令プログラム化すればこれはソフトウェア命令で
記述されているので極めて互換性に富むものとなシー回
の設計ですむこととなる。

本実施例では第２のソフトウェア命令群のソフ）　’）
　エフ　命令ハ’１ＶｉＩ　１　＋　ＭＩ　ｏを除き第
１のソフトウェア命令で構成される例を示したが本発明
はこれに限定されるものではない。すなわち第２のソフ
トウェア命令の一部を直接マイクロプログラムで実行し
他を第１のソフトウェア命令を介して実行する場合にも
当該第２のソフトウェア命令に関連ずけてマイクロ命令
１ｖｉＩ□、Ｍｌ、に対する若干の変更によシ本発明は
適用できる。

以上のように本発明にはソフトウェア命令をマイクロプ
ログラムによる実行と命令プログラムを介したマイクロ
プログラムによる実行とを併用して実行することによシ
制御記憶を大幅に減少せしめることかできまたシステム
間で互換性に富むマイクロプログラム制御ができるとい
う効果がある。

【図面の簡単な説明】

図は本発明の一実施例のブロック図である。図において
、１・・・・・・主記憶（■１Ｍ　）　、２・・・・・
・演算回路、３・・・・・・制御記憶回路、４・・・・
・・命令データフェッチ回路、１１・・・・・・ソフト
ウェアプログラム、１２・・・・・・命令プログラム群
、３１・・・・・・制御記憶（Ｃ８）、３２・・・・・
・制御記憶アドレスレジスタ（ＳＡＲ）、３３・・・・
・・アドレス加算回路（＋ｍ）、３４・・・・・・制御
記憶制御回路（Ｃ８Ｃ０ＮＴ）、４１・・・・・・命令
レジスタ（ＩＲ）、４２・・・・・・アドレスアダ（Ａ
ＤＤ）、４３・・・・・・アドレスレジスタ（ＡＲ）、
４４・・・・・・データレジスタ（ＤＲ）、４５・・・
・・・命令カウンタ（ＩＲ）、４６・・・・・・アドレ
ス加算回路（十ｎ）、４７・・・・・・退避レジスタ（
ＳＲ）、１０１〜１１６・・・・・・接続線。

Claims (1)

1. 【特許請求の範囲】 制御記憶に格納されたマイクロプログラムにより制御さ
   れるデータ処理装置において、第１の種類のソフトウェ
   ア命令と第２の種類のソフトウェア命令とを有するソフ
   トウェアプログラムと前記第２の種類のソフトウェア命
   令のそれぞれの機能の少くとも一部を第１の種類のソフ
   トウェア命令により構成した命令プログラムとを記憶す
   る記ｆｌｉｔ手段と、 前記記憶手段から読み出すべきソフトウェア命令のアド
   レスを設定するアドレス設定手段と、第１の信号の供給
   に応答して前記アドレス設定手段から供給されるアドレ
   スを一時記憶し第２の信号の供給に応答して前記アドレ
   ス設定手段に前前記アドレス設定手段から供給されるア
   ドレスによシ前記記憶手段から読み出されるソフトウェ
   ア命令が第１の種類のソフトウェア命令の場合には前記
   制御記憶に格納されている前記マイクロプログラムによ
   り該命令の実行を行なうｆ１ｉｌｌ徊１手段と、前記ア
   ドレス設定手段から供給されるアドレスにより前記記憶
   手段から読み出されるソフトウェア命令が第２の種類の
   ソフトウェア命令の場合には該命令により指定される前
   記マイクロプログラムのマイクロ命令によ如前記第１の
   信号を発生し予め定めた値金前記第２の種類のソフトウ
   ェア命令に対応する前記命令プログラムの実行開始アド
   レスとして前記アドレス設定手段に供給するアドレス供
   給手段と、 會含むことを特徴とするマイクロプログラム制御装置。