KR880000995B1 - 기억장치 - Google Patents

Abstract

내용 없음.

Description

기억장치

제1도는 기억장치를 구비한 논리소자의 블럭도.

제2도는 제어논리회로에 의해 수신되고 출력되는 제어신호를 도시한 도면.

제3a도, 제3b도, 제3c도 및 제3d도는 인덱스된 기억장치의 각 동작에 대한 데이터 조작을 개략적으로 도시한 도면.

본 발명은 데이터처리장치에 관한 것으로, 특히 데이터신호 그룹을 일시 저장할 수 있는 장치에 관한 것이다. 현대의 데이터처리장치에 있어서는, 데이터 이동과 연관된 데이터 통로 수를 줄이기 위해서, 데이터신호그룹의 일부분을 일시적으로 기억하고, 일시적으로 기억된 데이터그룹과 무관한 데이터처리장치의 조작기간동안 상기 기억된 일부분과 축약된 데이타 그룹을 교환하는 일은 자주있는 경우로서 바람직한 것이었다. 일례로서, 주변의 부장치에 저장되고 중앙처리장치에 의해 조작될 데이터신호 그룹은 참(true) 어드레스를 가질 수 있다. 본 발명에 따른 장치에서는, 참 어드레스가 중앙의 부장치에 대한 인터페이스에 저장될 수 있고, 식별 데이터그룹은 중앙처리장치 조작기간동안 데이터신호 그룹과 함께 전송될 수 있다. 중앙처리장치에서 인터페이스로 복귀했을때, 상기 식별번호는 주변의 부장치 데이터그룹을 저장하기 위한 참 어드레스를 제공하는데 사용될 수 있다.

데이터신호 그룹을 일시적으로 저장하기 위한 장치는 다양한 것으로 알려져 있다. 케시(cache)기억장치는 이러한 장치의 일예이다. 이 기억장치의 긴으은 일정시간후에 일반적인 랜덤(random) 또는 무순위 철회용 데이터신호 그룹을 일시적으로 저장가능하게 하기 위한 것이다. 저장된 데이터그룹을 액세스하는 식별신호를 제공하기 위한 많은 계획들은 물리적인 특정 위치를 일부분의 어드레스와 결합시키는 처리르 포함한다. 더우기, 데이터신호 그룹을 저장, 식별하고 회복시키며, 계속해서 용도 변화에 따라 데이터 그룹을 기억 위치에 저장하는데 또다른 장치가 필요하다.

본 발명의 제1목적은 데이터처리시스템의 성능 개선을 위한 장치를 제공하는 것이다.

본 발명의 제2목적은 데이터처리장치에서의 사용을 위해 데이터신호 그룹을 일시적으로 저장할 수 있는 개선된 기억장치를 제공하는 것이다.

본 발명의 제3목적은 무순위로 기억장치에 기입되고 또 거기서 제거될 수 있는 데이터신호 그룹의 일시저장을 위한 기억장치를 제공하는 것이다.

본 발명의 제4목적은 다수의 기억위치에 데이터신호 그룹을 저장하고 기억위치 및 단일 클럭 사이클에서 일어나는 전반적인 처리를 식별하는 신호를 발생시키기 위한 기억장치을 제공하는 것이다.

본 발명의 제5목적은 기억장치에 인가된 식별신호들이 단일 클럭 사이클에서 예정된 데이터신호 그룹을 제거할 수 있게 하는 데이터신호 그룹을 일시적으로 저장할 수 있는 기억장치를 제공하는 것이다.

본 발명의 제6목적은 제2기억부재의 내용-제2기억부재의 내용은 데이터신호 그룹의 저장에 이용가능한 제1기억부재의 위치를 제공하거나 저장된 데이터신호 그룹의 위치를 식별하는 데이터신호를 제공하는데 사용됨. -에 의해 어드레스될 수 있는 제1기억부재를 제공하는 것이다.

이상 설명한 목적과 본 발명에 따른 다른 목적은 제1기억부재, 제2기억부재의 위치를 어드레스하기 위한 제2기억부재, 이 제2기억부재의 위치를 어드레스하기 위한 카운터 및, 이 카운터와 상기 제1, 2기억부재의 동작을 제어하기 위한 제어논리회로를 구성함으로써 성취된다. 초기에 제2기억부재는 논리신호를 내포하고, 각각의 위치는 제1기억부재의 어떤 위치를 어드레스한다. 데이터신호 그룹이 제1기억부재의 위치에 기입됨에 따라, 그 위치는 카운터에 의해 어드레스된 제2어드레스 그룹내의 위치에 관한 어드레스 신호에 의해 결정된다. 데이터신호 그룹의 저장과 동시에, 제2기억부재로 부터의 어드레스 신호는 연합 저장된 데이터그룹을 식별하는 인덱스 신호로서 데이터처리장치의 다른 부분으로 진행된다. 데이터신호를 추출하는 동안, 인덱스 신호들은 제1기억부재의 관련위치를 어드레스하는데 사용된다. 동시에, 데이터신호 그룹이 철회된 위치를 식별하는 인덱스 신호는 어드레스된 제1기억부재의 위치의 이용도를 표시하고, 새로운 데이터신호 그룹이 이용가능한 제1기억부재에 기입되게 하는 제2기억부재에 저장된다. 기억장치는 기입(저장)동작, 판독(철회)동작 또는 동시 판독/기입 동작이 1타이밍 사이클 동안 일어날 수 있게 되어 있다. 이용가능한 제1기억부재의 기억위치 모두가 데이터신호 그룹을 내포하고, 부가적인 데이터신호 그룹의 저장에 이용하지 못한 제1기억부재로 부터 데이터신호 그룹을 제거하는 중이란 것을 적어도 표시하는 신호를 제공하기 위한 장치가 포함된다.

본 발명의 상술한 특징 및 기타 여러 특징은 도면을 참조하면서 다음의 설명을 읽어내려감에 따라 이해될 수 있을 것이다.

먼저 제1도를 참조하면, 인덱스된 기억장치의 블록도를 볼 수 있다. 제어논리회로(14)는 데이터처리장치의 다른 부분으로 부터 동작제어신호를 수신한다. 제어논리회로(14)는 카운터(10), 산술논리유닛(ALU)(11), 데이터 인덱스 스택(제2기억부재)(12) 및, 데이터 저장 스택(제1기억부재)(13)에 결합되어 있다. 카운터(10)는 산술논리유닛(11) 및 데이터 인덱스 스택(12)에 결합된다. 데이터 인덱스 스택(12)은 입력처리번호장치(15) 및 출력처리번호장치(16)에 결합되고 데이터저장스택(13)에 결합된다. 데이터저장스택(13)은 이 스택에 입력될 데이타를 기억하는 레지스터(17)와 스택으로 부터 출력된 데이타를 기억하는 레지스터(18)에 결합된다. 두 스택은 다수의 신호그룹의 기억위치를 갖는다.

제2도를 참조하면, 데이터처리장치로 부터 제어논리회로(14)에 인가된 신호와 상기 제어논리회로(14)에 의해 발생되어 기억장치에 인가되는 신호가 표시되어 있다. 제어논리회로(14)에 인가된 신호는 데이터신호 그룹의 기입(저장)에 대한 요구, 데이터신호 그룹의 판독(철회)에 대한 요구 및, 데이터처리장치의 클럭신호를 포함한다. 이들 신호에 반응하여, 카운터 증가신호 및 카운터 감소 신소, 캐리인(carry-in)신호, 그리고 인덱스 스택 및 데이터 저장 스택에서의 판독 및 기입 처리를 실행하는 신호가 발생된다.

제3도를 참조하면, 기억장치에서의 기입, 판독 및 동시 판독/기입 동작을 설명하는 절차가 도식적으로 표시되어 있다. 제3a도는 초기 기입동작을, 제3b도는 일반적인 기입동작을, 제3c도는 일반적인 판독 동작을, 그리고 제3d도는 동시 판독/기입 동작을 나타낸다.

이제 다시 제1도를 참조하면, 데이터 인덱스 스택(12) 및 데이터 저장 스택(13)은 다음의 특징 즉, "입력단자(C)에 인가된 적절한 제어신호에 관련하여 입력단자(WA)에 인가된 어드레스 신호가 데이터 입력단자(DI)에 인가된 데이터신호를 레지스터에 저장하는 특징"을 가진 레지스터 그룹 및 그와 연합된 장치에 의해 실행된다. 단자(RA)에 인가된 어드레스 신호는 어드레스 신호에 의해 식별된 레지스터 위치의 내용을 데이터 출력단자(DO)에 인가할 것이다. 데이터 인덱스 스택(12)와 데이터 저장 스택(13)을 위한 이러한 동작모드와 함께, 본 발명의 동작은 다음과 같이 이해할 수 있다.

초기에, 인덱스 스택의 각각의 위치는 데이터 저장 스택의 위치를 지정하기 위한 특정 어드레스를 내포한다. 상기 데이터 저장 스택은 초기에 적합한 정보 데이터를 반드시 내포할 필요가 없기 때문에 어떤 값으로도 세트될 수 있다. 데이터 저장 스택(13)에 데이터를 기입하는 일은 출력처리번호장치(16)를경유해서 관련된 처리번호(즉, 인덱스 신호)를 데이터처리장치에 제공한다. 처리번호는 관련 데이터 신호를 회수하는데 사용할 수 있다. 데이터 저장 스택(13)에 저장될 데이터는 레지스터(17)를 경유해서 데이터 저장 스택(13)의 데이터 입력단자(DI)에 인가된다. 동시에, 기입 동작이 실행됨을 나타내는 적절한 동작 신호가 제어논리회로(14)에 인가된다. 초기 기입 동작을 예시해주는 제3a도를 참조하면, 데이터 인덱스 스택(12)은 카운터(10)에 의해 제1순차위치의 판독 동작 단자(RA)에 어드레스된다. 판독 어드레스 위치신호(즉, 위치0)가 데이터 인덱스 스택(12)의 데이터 출력단자에 인가된다. 이러한 신호는, 인덱스 또는 처리번호를 데이터처리 장치와 데이터 저장 스택(13)의 기입 어드레스 단자(WA)에 송신하는 출력번호처리장치(16)에 인가된다. 제어논리회로(14)는 데이터 저장 스택(13)에 적절한 신호를 인가해서, 데이터 저장 스택(13)의 단자(DI)상의 데이터에 인가된 신호가 데이터 인덱스 스택(12)의 데이터 아웃 신호(즉, 위치0)에 의해 결정되는 어드레스에 저장된다. 데이터처리장치의 클럭 주기의 말기부에서 카운터(10)는 자동적으로 증가하여, 다음의 어드레스가 데이터 인덱스 스택(12)의 판독 어드레스에 인가되게 한다.

이와 마찬가지로, 데이터 저장 스택(13)의 일련의 동작에 따르고 실행된 관련 처리번호를 출력번호처리장치(16)에 기입하는 일반적인 기입 동작이 제3b도에 표시되어 있다. 처리번호(TXNO)는 데이터처리장치에 인가된다. 어드레스된 위치(0)는 데이터 인덱스 스택(12)에 의해 단자(WA)에 인가된 신호에 반응하여 인가된 데이터신호 그룹(TXDR)을 저장한다.

저장될 데이터 그룹의 수가 데이터 인덱스 스택(12)의 어드레싱 능력을 초과할때, 카운터(10)는 상기 데이터 인덱스 스택의 스페이스를 이용할 수 있을때 까지 정보 저장에 대한 또다른 요구 수용을 금하면서 메모리 충만신호를 생성하게끔 되어 있다.

이제 데이터 저장 스택(13)에서의 데이터 판독 동작에 돌아가면, 입력처리번호장치(15)의 처리번호가 이 처리번호에 의해 결정된 위치에 저장된 데이터 신호가 데이터 저장 스택(13)의 데이터 출력단자(DO)에 인가되고 결과적으로 데이터 신호를 저장 또는 조작하기 위한 레지스터(18)에 인가되게끔, 데이터 저장 스택(13)의 판독 어드레스 단자에 인가된다. 동시에, 이 처리번호는 데이터 인덱스 스택(12)의 데이터 입력단자(DI)에 인가된다. 제어논리회로는 판독 동작의 식별에 반응하여 ALU(11)를 작동시키고, 차례대로 카운터(10) 다음의 순차 위치 즉, F(출력 어드레스)=A(카운터 10의 출력신호 어드레스)-1 에서의 데이터 인덱스 스택(12)의 기입 어드레스를 작동시킨다. 따라서, 처리번호는 ALU(11)에 의해 결정된 그 어드레스에 기입될 것이다. 데이터 처리장치의 클럭 사이클의 말기부에서, 카운터(10)는 판독 동작의 실행에 반응하여 감소하므로 후속 기입 동작은 이제 데이터를 제거하고 레지스터(18)에 공급되는 위치에 저장되게 된다.

데이터 인덱스 스택에 저장된 신호는 데이터 인덱스 스택 위치가 카운터(10)에 의해 어드레스되는 동안 또는 어드레스되기 이전에 이용가능한 저장위치를 나타내는 것은 분명한다. 카운터(10)에 의해 어드레스된 후, 스택위치의 내용은 더 의상 의미가 없다. 몇개의 인덱스 스택위치가 동일한 내용을 가질 수 있는 것은 명백하다. 클럭 사이클의 초기부에서 카운터(10)의 계수는 일반적으로 요구된 데이터 신호 그룹과 함께 저장 스택 위치를 식별하는 인덱스 번호의 수보다 1만큼 더 크게 된다.

제1도와 제3d도를 참조하면, 동시 판독/기입 동작이 가능하다는 것을 알 수 있다. 카운터(10)는 동시에 공급되는 판독 및 기입 신호에 반응하여 ALU(11)를 증가시키는 캐리 인 신호를 발생하므로, ALU(11) 및 카운터(10)는 동일한 어드레스를 데이터 인덱스 스택의 기입 단자 및 판독단자에 인가한다. 저장된 데이터 신호 그룹의 정확한 수를 유지하기 위해 카운터(10)는 판독 및 기입 동작신호가 동시에 인가될때는 사이클의 말기부에서 감소되거나 증가되지 않는다. 제어논리회로(14)로 부터 출력된 제어신호는 두 스택에 대한 판독단자를 작동시킨다. 따라서, 인가된 처리번호는 기입동작을 거쳐 데이터 인덱스 스택의 어드레스된 위치에 기입된다. 또한, 판독단자가 작동되기 때문에, 이전에 저장된 인덱스 번호는 저장스택의 기입단자에 그리고 입력처리번호장치(16)에 인가된다. 또한 데이터 저장 스택의 기입단자는 제어논리회로(14)에 의해 작동된다. 레지스터(17)의 데이터신호 그룹은 데이터 인덱스 스택에 의해 데이터 저장 스택에 인가된 어드레스에 기입되는 반면, 입력처리번호장치(15)는 그 위치의 내용이 레지스터(18)에 인가되게 하면서 어드레스를 데이터 저장 스택(13)에 인가시킨다. 동작 종료시에 카운터(10)는 증가되지는 않지만, 동시/판독 기입 동작이 실행되지만 않으면 다음 타이밍 사이클에서 증가된다.

제2도를 참조하면, 제어논리회로(14)에 의해 생성되는 다양한 제어신호가 표시되어 있다. 데이터처리시스템의 클럭사이클의 말기부에서의 기입 요구는 카운터(10)의 계수를 하나 증가시키는 신호를 생성한다. 이와 마찬가지로, 판독 요구는 데이터처리 시스템 클럭 사이클의 말기부에서 카운터(10)의 계수를 하나 감소시키게 한다. 진행중인 판독 및 기입 동작요구가 동시에 존재하면, 기입동작 후 카운터(10)는 증가하지 않으며 이 카운터는 타이밍 사이클의 지속기간동안 ALU(11)에 캐리인 신호를 인가한다. 기입동작이 제어논리회로(14)에 대해 요구되면, 데이터 인덱스 스택(12)의 판독 어드레스 및 데이터 저장 스택(13)의 기입 어드레스가 활성화된다. 판독 동작이 요구되면, 데이터 인덱스 스택(12)의 기입 어드레스 및 데이터 저장 스택(13)의 판독 어드레스가 활성화된다. 제어논리회로(14)에 판독 및 기입 신호가 동시에 인가되면, 데이터 인덱스 스택(12) 및 데이터 저장 스택(13)에 대한 기입 어드레스 단자 및 판독 어드레스 단자가 활성화된다. 양호한 실시예에서, 판독신호에 의해 어드레스된 위치의 내용은 항상 장치(16)와 레지스터(18)에 인가된다. 이들 데이터 신호 그룹의 데이터처리장치에 실제적으로 입력되어 있는지의 여부는 실행되는 동작에 의해 결정된다.

본 발명의 구성 배열에 의해 판독동작, 기입동작 또는 동시 판독/기입 동작을 데이터처리장치의 단일 타이밍 사이클로 완료할 수 있음은 명백하다. 이러한 특징은 현대의 고성능 데이터 처리장치에 있어서 특히 중요하며, 각각의 추가적인 사이클은 시스템의 동작특성에 영향을 준다.

상기의 설명은 양호한 실시에의 동작을 설명하고자 하는 것이지 본 발명의 범위를 한정시키고자 하는 것은 아니다.

본 발명의 범위는 다음의 청구범위에 의해서만 제한된다.

이상 설명한 내용은 본 기술분야에 숙련된 자에 의해 본 발명의 의미 및 범주를 벗어나지 않는 한도내에서 여러 변경이 가능하다.

Claims (2)

1. 데이터 처리 장치에 의해 수행될 처리 동작과 관련하여 사용될 데이터 신호 그룹을 일시 저장하기 위한 기억장치에 있어서, 각각 상기 데이터 신호 그룹중 한 그룹을 저장하기 위한 복수의 어드레스가능 기억위치를 갖는 제1기억부재(13)와, 각각 상기 제1기억부재의 위치들중 한 위치의 어드레스를 기억하기 위한 복수의 어드레스 가능 기억위치를 갖는 제2기억부재(12)와, 인에이블되는 경우 상기 제1기억부재에 대한 어드레스를 제공하기 위하여 상기 제2기억부재의 기억위치들중 어드레스된 한 위치의 내용을 상기 제1기억부재에 전달하는 제어가능 전달회로와, 상기 제2기억부재에 대한 어드레스를 제공하기 위하여 상기 제2기억부재에 결합된 카운터(10)와, 상기 데이터 처리장치에 의해 공급된 데이터 신호 그룹이 제1기억부재의 기억위치에 인입되며, 상기 기억 위치가 상기 전달회로의 인에이블링에 의해 어드레스되어, 상기 제2기억부재의 기억위치(이 위치의 어드레스는 상기 카운터의 현재 상태임)의 내용이 상기 기억위치에 전송되고 그 내용이 데이터처리장치에도 전송되게끔 하는 제어신호와, 상기 제1기억부재의 한 위치에 저장된 데이터신호 그룹이 상기 데이터 처리장치가 공급한 어드레스에 의해 상기 데이터 처리장치에 전송되며, 상기 데이터처리장치가 공급한 어드레스가 상기 제2기억부재의 기억위치(이 위치의 어드레스는 상기 카운터의 현재 상태임)에 동시에 인입되게끔 하는 다른 제어신호를 발생하기 위해, 상기 데이터 처리장치로 부터의 신호에 응답하는 제어논리회로(14)를 구비하는 것을 특징으로 하는 기억장치.
2. 식별 신호들이 초기에 입력된 제2기억부재(12)를 구비하고, 처리 개시에 응답해서 식별신호를 할당하는 식별신호 할당장치에 있어서, 제2기억부재내의 인접한 한쌍의 위치를 지시하기 위한 카운터(10)와 산술유닛(11)과, 식별신호가 할당될때 상기 두 위치중 상부 위치에 존재하는 식별신호를 판독하고, 상기 카운터를 증가시키고, 식별신호가 제거될때 상기 두 위치중 하부 위치에 존재하는 식별신호를 기입하고, 상기 카운터를 감소시키는 제어논리회로(14)를 구비하는 것을 특징으로 하는 식별 신호할당장치.

Images